《单片机原理及接口技术》课件1第2章AT89C51单片机结构和原理.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《《单片机原理及接口技术》课件1第2章AT89C51单片机结构和原理.ppt》由用户(kld)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 单片机原理及接口技术 单片机原理及接口技术课件1第2章 AT89C51单片机结构和原理 单片机 原理 接口 技术 课件 AT89C51 结构
- 资源描述:
-
1、第第2章章 AT89C51单片机结构和原理单片机结构和原理 2.1 AT89C51单片机的结构单片机的结构 2.2 AT89C51单片机引脚及其功能单片机引脚及其功能 2.3 AT89C51存储器存储器 2.4 AT89C51单片机工作方式单片机工作方式 2.5 AT89C51时钟电路与时序时钟电路与时序 习题与思考题习题与思考题 2.1 AT89C51单片机的结构单片机的结构 AT89系列单片机在结构上基本相同,只是在个别模块和功能上有些区别。图2-1是AT89C51单片机的内部结构框图。它包含了作为微型计算机所必需的基本功能部件,各功能部件通过片内单一总线连成一个整体,集成在一块芯片上。P
2、0驱动器P2驱动器P0锁存器P2锁存器RAMRAM地址寄存器BACCTMP1TMP2PSWP1驱动器P1锁存器P3驱动器P3锁存器OSC定时控制逻辑电路指令寄存器PCONSCONTMODTCONT2CONTH0TL0TH1TH2TL2RCAP2H*RCAP2L*中断、串行口,定时器逻辑TL1SBUFIEIPFlash程序地址寄 存 器缓冲器PC加1器程序计数器DPTRP0.0P0.7P2.0P2.7ALUSPP1.0P1.7P3.0P3.7PSENALERSTEAXTAL1XTAL2VCCGND*只在AT89C52中有图2-1 AT89C51内部结构框图 2.1.1 中央处理器(CPU)CPU
3、是单片机内部的核心部件,是一个8位二进制数的中央处理单元,主要由运算器、控制器和寄存器阵列构成。1.运算器 运算器用来完成算术运算和逻辑运算功能,它是AT89C51内部处理各种信息的主要部件。运算器主要由算术逻辑单元(ALU)、累加器(ACC)、暂存寄存器(TMP1、TMP2)和状态寄存器(PSW)组成。(1)算术逻辑单元(ALU):AT89C51中的ALU由加法器和一个布尔处理器组成(图中未具体画出)。(2)累加器(ACC):用来存放参与算术运算和逻辑运算的一个操作数或运算的结果。(3)暂存寄存器(TMP1、TMP2):用来存放参与算术运算和逻辑运算的另一个操作数,它对用户不开放。(4)状态
4、寄存器(PSW):PSW是一个8位标志寄存器,用来存放ALU操作结果的有关状态。表2-1 PSW各位定义表位编号PSW7PSW6PSW5PSW4PSW3PSW2PSW1PSW0位定义CYACF0RS1RS0OVP位地址D7HD6HD5HD4HD3HD2HD1HD0H 进位标志位CY:表示累加器A在加减运算过程中其最高位A7有无进位或借位。辅助进位位AC:表示累加器A在加减运算时低4位(A3)有无向高4位(A4)进位或借位。用户标志位F0:是用户定义的一个状态标志位,根据需要可以用软件来使它置位或清除。寄存器选择位RS1、RS0:AT89C51共有四组,每组八个工作寄存器R0R7。编程时用于存放
5、数据或地址。但每组工作寄存器在内部RAM中的物理地址不同。RS1和RS0的四种状态组合就是用来确定四组工作寄存器的实际物理地址的。RS1、RS0状态与工作寄存器R0R7的物理地址关系如表2-2所示。表2-2 工作寄存器组R0R7的物理地址RS1 RS0工作寄存器组号R0R7的物理地址0 00 11 01 1012300H07H08H0FH16H17H18H1FH 溢出标志位OV:当执行算术指令时,由硬件自动置位或清零,表示累加器A的溢出状态。奇偶标志位P:用于指示运算结果中1的个数的奇偶性,若累加器A中1的个数为奇数,则P=1;若1的个数为偶数,则P=0。2.控制器 控制器是单片机内部按一定时
6、序协调工作的控制核心,是分析和执行指令的部件。控制器主要由程序计数器PC、指令寄存器IR、指令译码器ID和定时控制逻辑电路等构成。程序计数器PC是专门用于存放现行指令的16位地址的。CPU就是根据PC中的地址到ROM中去读取程序指令码和数据,并送给指令寄存器IR进行分析。指令寄存器IR用于存放CPU根据PC地址从ROM中读出的指令操作码。指令译码器ID是用于分析指令操作的部件,指令操作码经译码后产生相应于某一特定操作的信号。定时控制逻辑中定时部件用来产生脉冲序列和多种节拍脉冲。3寄存器阵列 寄存器阵列是单片机内部的临时存储单元或固定用途单元,包括通用寄存器组和专用寄存器组。通用寄存器组用来存放
7、过渡性的数据和地址,提高CPU的运行速度。专用寄存器组主要用来指示当前要执行指令的内存地址,存放特定的操作数,指示指令运行的状态等。2.1.2 存储器 AT89C51单片机内部有256个字节的RAM数据存储器和4KB的闪存程序存储器(Flash),当不够使用时,可分别扩展为64 KB外部RAM存储器和64 KB外部程序存储器。它们的逻辑空间是分开的,并有各自的寻址机构和寻址方式。这种结构的单片机称为哈佛型结构单片机。程序存储器是可读不可写的,用于存放编好的程序和表格常数。数据存储器是既可读也可写的,用于存放运算的中间结果,进行数据暂存及数据缓冲等。2.1.3 I/O端口 AT89C51单片机对
8、外部电路进行控制或交换信息都是通过I/O端口进行的。单片机的I/O端口分为并行I/O端口和串行I/O端口,它们的结构和作用并不相同。1并行I/O端口 AT89C51有四个8位并行I/O端口,分别命名为P0口、P1口、P2口和P3口,它们都是8位准双向口,每次可以并行输入或输出8位二进制信息。2串行I/O端口 AT89C51有一个全双工的可编程串行I/O端口,它利用了P3口的第二功能,即将P3.1引脚作为串行数据的发送线TXD,将P3.0引脚作为串行数据的接收线RXD。2.1.4 定时器/计数器 AT89C51内部有两个16位可编程定时器/计数器,简称为定时器0(T0)和定时器1(T1),T0和
9、T1分别由两个8位寄存器构成,其中T0由TH0(高8位)和TL0(低8位)构成,T1由TH1(高8位)和TL1(低8位)构成。TH0、TL0、TH1、TL1都是SFR中的特殊功能寄存器(见表2-4)。T0和T1在定时器控制寄存器TCON和定时器方式选择寄存器TMOD的控制下(TCON、TMOD为特殊功能寄存器),可工作在定时器模式或计数器模式下,每种模式下又有不同的工作方式。当定时或计数溢出时还可申请中断。详细情况参见第6章。2.1.5 中断系统 单片机中的中断是指CPU暂停正在执行的原程序转而为中断源服务(执行中断服务程序),在执行完中断服务程序后再回到原程序继续执行。中断系统是指能够处理上
10、述中断过程所需要的部分电路。AT89C51的中断系统由中断源、中断允许控制器IE、中断优先级控制器IP、定时器控制器TCON(中断标志寄存器)等构成,IE、IP、TCON均为SFR特殊功能寄存器(见表2-2)。2.1.6 内部总线 总线是用于传送信息的公共途径。总线可分为数据总线、地址总线、控制总线。单片机内的CPU、存储器、I/O接口等单元部件都是通过总线连接到一起的。采用总线结构可以减少信息传输线的根数,提高系统可靠性,增强系统灵活性。AT89C51单片机内部总线是单总线结构,即数据总线和地址总线是公用的。2.2 AT89C51单片机引脚及其功能单片机引脚及其功能 AT89C51有40条引
11、脚,与其他51系列单片机引脚是兼容的。这40条引脚可分为I/O端口线、电源线、控制线、外接晶体线四部分。其封装形式有两种:双列直插封装(DIP)形式和方形封装形式,如图2-2所示。12345678910111213141516171819204039383736353433323130292827262524232221(T2)P1.0(T 2EX)P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST(RXD)P3.0(TXD)P3.1(T0)P3.4(T1)P3.5XTAL2XTAL1GND(TNT0)P3.2(TNT1)P3.3(WR)P3.6(RD)P3.7VCCP0.0(AD
12、0)P0.1(AD1)P0.2(AD2)P0.3(AD3)P0.4(AD4)P0.5(AD5)P0.6(AD6)P0.7(AD7)P2.7(A15)P2.6(A14)P2.5(A13)P2.4(A12)P2.3(A11)P2.2(A10)P2.1(A9)P2.0(A8)EA/VPPALE/PROGPSENP1.5P1.6P1.7RST(RXD)P3.0NC(TXD)P3.1(INT0)P3.2(INT1)P3.3(T0)P3.4(T1)P3.5P0.4(AD4)P0.5(AD5)P0.6(AD6)P0.7(AD7)EA/VPPNCALE/PROGPSENP2.7(A15)P2.6(A14)P2
13、.5(A13)789101112131415161739383736353433323130291819202122232425262728P1.4P1.3P1.2P1.1(T 2EX)P1.0(T 2)NCVCCP0.0(AD0)P0.1(AD1)P0.2(AD2)P0.3(AD3)(WR)P3.6(RD)P3.7XTAL2XTAL1GNDNC(A8)P2.0(A9)P2.1(A10)P2.2(A11)P2.3(A12)P2.46543214443424140(a)(b)图2-2 AT89C51封装和引脚分配图(a)双列直插式封装;(b)方形封装 2.2.1 I/O端口功能 1P0口 P0口
14、有八条端口线,命名为P0.0P0.7,其中P0.0为低位,P0.7为高位。每条线的结构组成如图2-3所示。它由一个输出锁存器,两个三态缓冲器,输出驱动电路和输出控制电路组成。P0口是一个三态双向I/O口,它有两种不同的功能,用于不同的工作环境。DCLQQP0.X锁存器MUXT2T1VCC控制地址/数据读锁存器内部总线写锁存器读引脚P0.X图2-3 P0口位结构图 2.P1口 P1口有八条端口线,命名为P1.0P1.7,每条线的结构组成如图2-4所示。P1口是一个准双向口,只作普通的I/O口使用,其功能与P0口的第一功能相同。作输出口使用时,由于其内部有上拉电阻,所以不需外接上拉电阻;作输入口使
15、用时,必须先向锁存器写入“1”,使场效应管T截止,然后才能读取数据。DCLQQP1.X锁存器读锁存器内部总线写锁存器读引脚VCCP1.XT图2-4 P1口位结构图 3.P2口 P2口有八条端口线,命名为P2.0P2.7,每条线的结构如图2-5所示。P2口也是一个准双向口,它有两种使用功能:一种是当系统不扩展外部存储器时,作普通I/O口使用,其功能和原理与P0口第一功能相同,只是作为输出口时不需外接上拉电阻;另一种是当系统外扩存储器时,P2口作系统扩展的地址总线口使用,输出高8位的地址A7A15,与P0口第二功能输出的低8位地址相配合,共同访问外部程序或数据存储器(64 KB),但它只确定地址并
16、不能像P0口那样还可以传送存储器的读写数据。DCLQQP2.X锁存器MUXTVCC控制内部上拉电阻读锁存器内部总线写锁存器读引脚P2.X地址图2-5 P2口位结构图 4.P3口 P3口有八条端口线,命名为P3.0P3.7,每条线的结构如图2-6所示。P3口是一个多用途的准双向口。第一功能是作普通I/O口使用,其功能和原理与P1口相同。第二功能是作控制和特殊功能口使用,这时八条端口线所定义的功能各不相同,如表2-3所示。DCLQQP3.X锁存器读锁存器内部总线写锁存器读引脚VCCP3.XT内部上拉电阻第二输出功能第二输入功能图2-6 P3口位结构图表2-3 P3口各位的第二功能 5I/O口的读写
17、 P0P3口都可作为普通I/O口来使用。当作为输入口使用时,必须先向该口的锁存器中写入“1”,然后再从读引脚缓冲器中读入引脚状态,这样的读入结果才正确(前面已分析过)。2.2.2 电源线 AT89C51单片机的电源线有以下两种:(1)VCC:+5 V电源线。(2)VSS:接地线。2.2.3 外接晶体引脚 AT89C51单片机的外接晶体引脚有以下两种:(1)XTAL1:片内振荡器反相放大器的输入端和内部时钟工作的输入端。采用内部振荡器时,它接外部石英晶体和微调电容的一个引脚。(2)XTAL2:片内振荡器反相放大器的输出端,接外部石英晶体和微调电容的另一端。采用外部振荡器时,该引脚悬空。2.2.4
展开阅读全文