《数字电子技术基础》课件12学习情境4.3~4.4.pptx
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《《数字电子技术基础》课件12学习情境4.3~4.4.pptx》由用户(momomo)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电子技术基础 数字 电子技术 基础 课件 12 学习 情境 4.3 4.4
- 资源描述:
-
1、学习情境4 组合逻辑电路设计与分析半加器当两个数做加法运算时只考虑两个加数本身,而不考虑由低位来的进位,这样的加法器称为半加器。若设被加数为A加数为B,和数为S,向高位的进位数为C,那么半加器的真值表如表4.5所示。表两个1位二进制的加法 由真值表可得S=AB+ABC=AB被加数被加数A加数加数B和数和数S进位数进位数C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 14.3.1半加器4.3.1半加器用异或门和与门组成的半加器电路及其符号图如图用异或门和与门组成的半加器电路及其符号图如图:(a)异或门和与门组成的电路 (b)半加器的符号4.3.2数值比较器在数字系统中,常常要比较
2、两个数的大小,数值比较器就是对两数A、B进行比较,以判断其大小的逻辑电路。比较结果有AB、A 2N-1来确定位数N。4.4.1编码器4.4.1编码器输入输出10000000000010000000010010000001000010000011000010001000000010010100000010110000000011114.4.1编码器8线-3线编码器框图4.4.1编码器8线-3线门电路编码器4.4.1编码器(2)二十进制编码器二十进制编码器是指用4位二进制代码表示一位十进制数(09)的编码电路,也称10线-4线编码器,它有10个信号输入端,4个输出端,如图所示。二-十进制编码器框图
3、4.4.1编码器最常用的是8421编码方式,在4位二进制代码的16种状态中取出前10种状态00001001表示09十个数码,后6种状态10101111去掉,其真值表如表所示。当编码器某一输入信号为1而其他输入信号为0时,则有一组对应的数码输出。如I7=1时,Y3 Y2 Y1 Y0=0111。由表可知,编码器在任何时刻只能对一个输入信号编码,不允许有两个或两个以上输入信号同时请求编码,这就是说,10个输入端信号是相互排斥的。输入输出00000000010000000000001000010000000100001000000010000011000001000001000000100000010
4、100010000000110001000000001110100000000100010000000001001二十进制编码器真值表4.4.1编码器二十进制编码器与非表达式的逻辑电路4.4.2译码器译码:编码的逆过程,将编码时赋予代码的特定含义“翻译”出来。译码器:实现译码功能的电路。常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。二进制代码原来信息编码对象编码译码4.4.2译码器A1B2C3E16E24E35Y015Y114Y213Y312Y411Y510Y69Y7774LS138集成译码器(Decoder)A15B14C13D1201122334455667798109117
展开阅读全文