《基于Xilinx FPGA的多核嵌入式系统设计基础》课件第1章.ppt

1、第第1章章 绪绪 论论 1.1 FPGA的发展历程及特性介绍的发展历程及特性介绍1.2 Microblaze软核的介绍软核的介绍1.3 PowerPC405硬核介绍硬核介绍1.4 Xilinx FPGA产品介绍产品介绍1.5 本章小结本章小结 第第1章章 绪绪 论论 随着数字化技术的不断普及，当今社会已经步入了一个数字集成电路广泛应用的时代。数字集成电路经历了由小中规模集成电路到超大规模集成电路(VLSIC)及诸多拥有特定功能的专用集成电路的发展历程，其本身的变化就是翻天覆地的。1.1 FPGA的发展历程及特性介绍的发展历程及特性介绍 第第1章章 绪绪 论论 在技术上，它采用了逻辑单元阵列(L

2、CA，Logic Cell Array)这一新理念，内部包括可配置逻辑模块(CLB，Configurable Logic Block)、输入/输出模块(IOB，Input Output Block)和内部连线(Interconnect)三部分。第第1章章 绪绪 论论 Microblaze嵌入式软核是一个经Xilinx公司优化过的、可直接嵌入在FPGA中的RISC处理器软核，具有运行速度快、占用资源少、可配置性强等优点，广泛应用于通信、军事、高端消费市场等领域。Microblaze片上系统的架构图如图1.2.1所示。1.2 Microblaze软核的介绍软核的介绍第第1章章 绪绪 论论 图1.2

3、.1 Microblaze片上系统的架构图第第1章章 绪绪 论论 Microblaze采用32位哈佛RISC架构，32位独立的地址总线和数据总线。采用缓存模式时，独立的指令和数据可以缓存并通过XCL(Xilinx Cache Link)接口连接到内存。不采用缓存模式时，地址和数据总线直接通过PLBv46总线访问内存。Microblaze并没有将数据接口区分为I/O接口和存储接口，所以处理器存储的接口是PLB和LMB，且LMB的存储地址空间不和PLB重合。有关Microblaze的内部连接图如图1.2.2所示。第第1章章 绪绪 论论 图1.2.2 Microblaze的内部连接图第第1章章 绪绪

4、 论论 1.2.1 Microblaze的流水线结构的流水线结构Microblaze的指令采用流水线结构。多数情况下，一条指令在一个时钟周期内完成；特殊情况下，一些指令的执行时间超过一个时钟周期，比如执行除法指令时，流水线会暂停并等待这个指令的完成。Microblaze可以配置成两种流水线深度，即3级流水线和5级流水线。当使用面积优化使能时，Microblaze配置成3级流水线，3级分别是取指、译码和执行，如图1.2.3所示。第第1章章 绪绪 论论 图1.2.3 3级流水线第第1章章 绪绪 论论 当不使用面积优化使能时，Microblaze配置成5级流水线以取得最佳的性能，5级分别是取指、译码

5、、执行、读数据和写回，如图1.2.4所示。第第1章章 绪绪 论论 图1.2.4 5级流水线第第1章章 绪绪 论论 1.2.2 Microblaze中断机制中断机制按照优先级由高到低的顺序，Microblaze分别支持重置、硬件异常、不可屏蔽暂停、暂停(硬、软件)、中断和用户异常等机制。常见的一些中断机制的返回地址寄存器和实例如表1.2.1所示。第第1章章 绪绪 论论 表表1.2.1 Microblaze中断机制的返回地址寄存器和实例中断机制的返回地址寄存器和实例事件 向量地址 寄存器文件 返回地址 实 例 重置 0 x00000000 0 x00000004 PC-0 x00000000 MS

6、R-C_RESET_MSR EAR-0 ESR-0 FSR-0 用户异常 0 x00000008 0 x0000000C Rx Rx-PC PC-0 x00000008 中断 0 x00000010 0 x00000014 R14 R14-PC PC-0 x00000010 MSRIE-0 不可屏蔽暂停 硬件暂停 软件暂停 0 x00000018 0 x0000001C R16 R16-PC PC-0 x00000018 MSRBIP-1 硬件异常 0 x00000020 0 x00000024 R17 或 BTR ESRDS-exception in delay slot If ESRDS

7、then BTR-branch target PC R17-invalid value Else R17-PC+4 PC-0 x00000020 MSREE-0 MSREIP-1 ESREC-exception specific value ESRESS-exception specific value EAR-exception specific value FSR-exception specific value Xilinx 保留 0 x00000028 0 x0000004F 第第1章章 绪绪 论论 1.2.3 Microblaze的缓存机制和缓存机制和MMUMicroblaze支持可

8、配置的数据和指令Cache，用来执行LMB地址空间外的代码和数据。图1.2.5和图1.2.6分别为数据Cache与指令Cache的结构图。第第1章章 绪绪 论论 图1.2.5 数据Cache结构第第1章章 绪绪 论论 图1.2.6 指令Cache结构 第第1章章 绪绪 论论 PowerPC是一种精简指令集(RISC)架构的中央处理器(CPU)，其基本的设计源自IBM(国际商用机器公司)的Power架构。20世纪90年代，IBM、Apple和Motorola公司成功地开发了PowerPC芯片，并制造出基于PowerPC的多处理器计算机。PowerPC架构的特点是可伸缩性好、方便、灵活。1.3 P

9、owerPC405硬核介绍硬核介绍 第第1章章 绪绪 论论 1.4.1 Spartan系列产品系列产品1.Spartan-Spartan-可编程逻辑门阵列给用户提供了高性能、丰富的逻辑资源和充足的特征集。该系列家族中的六大器件类型的系统门级密度从15 000到200 000不等，如表1.4.1所示；可支持的最大系统性能上限达到了200 MHz；具有块内存、分布式内存、16种可选的I/O标准以及4个DLL等，可满足多种时序需求。1.4 Xilinx FPGA产品介绍产品介绍第第1章章 绪绪 论论 表表1.4.1 Spartan-II FPGA系列成员系列成员Device Logic Cells

10、System Gates(Logic and RAM)CLB Array(R C)Total CLBs Maximum Available User I/O(1)Total Distributed RAM Bits Total Block RAM Bits XC2S15 432 15 000 8 12 96 86 6144 16K XC2S30 972 30 000 12 18 216 92 13 824 24K XC2S50 1728 50 000 16 24 384 176 24 576 32K XC2S100 2700 100 000 20 30 600 176 38 400 40K X

11、C2S150 3888 150 000 24 36 864 260 55 296 48K XC2S200 5292 200 000 28 42 1176 284 75 264 56K 第第1章章 绪绪 论论 总的来说，Spartan-系列是专用集成电路设计的一种较为出色的选择。FPGA器件不仅降低了最初的成本、缩短了开发周期，也消除了常规集成电路带来的一些潜在风险。同时，FPGA的可编程性使得设计能够随时更新，而无需任何硬件的替换(这一点仅凭集成电路是做不到的)。所有Spartan-家族的FPGA器件均有一个规则的、灵活的、可编程的可配置型逻辑块架构，并且周界布有可编程的输入/输出块(IOBs

12、)。以XC2S15为例，基本的块图如图1.4.1所示。第第1章章 绪绪 论论 图1.4.1 Spartan-系列FPGA器件的块图第第1章章 绪绪 论论 2.Spartan-3Spartan-3 FPGA采用90 nm技术，被广泛应用于消费类、数字视频、工业、医疗、通信与计算机等市场。3.Spartan-3A/3ADSP/3ANSpartan-3A在Spartan-3和Spartan-3E平台的基础上，整合了各种创新特性，帮助客户极大地削减了系统总成本；利用独特的器件DNA ID技术，实现了业内首款FPGA电子序列号；提供了经济、功能强大的机制来防止发生窜改、克隆和过度设计的现象，并且具有集成

13、式看门狗监控功能的增强型多重启动特性。第第1章章 绪绪 论论 表1.4.2介绍了Spartan-3A/3ADSP/3AN系列产品在功能特性上的一些对比情况。第第1章章 绪绪 论论 表表1.4.2 Spartan-3A/3ADSP/3AN的功能特性对比表的功能特性对比表特 性 3A 3AN 3ADSP 双功耗管理模式 Device DNA 安全性 集成式 Flash 存储器 11 Mb XtremeDSP DSP48A Slice 84126 嵌入式处理 多级存储器架构 4 4 4 领先的连接功能平台 可配置逻辑模块(CLB)精确的时钟管理资源 全面的配置功能 第第1章章 绪绪 论论 4.Spa

14、rtan-3ESpartan-3E是目前Spartan系列中较新的产品，具有系统门数从10万到160万的多款芯片，是在Spartan-3基础上进一步改进的产品，提供了比Spartan-3更多的I/O端口和更低的单位成本，是Xilinx公司性价比最高的FPGA芯片。Spartan-3E系列FPGA的主要技术特征如表1.4.3所示。第第1章章 绪绪 论论 表表1.4.3 Spartan-3E系列系列FPGA的主要技术特征的主要技术特征 CLB 阵列(一个CLB=4 Slice)器件 系 统 门 等效逻辑单元 行 列 CLB 总数 分布式 RAM 比特(K=1024)BRAM 比特(K=1024)专

15、用 乘法器 DCM 最大可用 I/O 最大差分 I/O对 XC3S100E 100K 2160 22 16 240 15K 72K 4 2 108 40 XC3S250E 250K 5508 34 26 612 38K 216K 12 4 172 68 XC3S500E 500K 10 478 46 34 1164 73K 360K 20 4 232 92 XC3S1200E 1200K 18 512 60 46 2168 136K 504K 28 8 304 124 XC3S1600E 1600K 33 192 76 58 3688 231K 648K 36 8 376 156 第第1章章

16、绪绪 论论 5.Spartan-6Spartan-6 FPGA系列的产品于2010年1月发布，它为成本敏感型应用实现了最佳的低风险、低成本、低功耗和高性能均衡。Spartan-6 FPGA分为Spartan-6 LX FPGA和Spartan-6 LXT FPGA两个子系列，前者主要面向成本优化的逻辑和存储器，后者主要面向高速串行连接功能。两者的功能特性对比表以及资源对比表如表1.4.4和1.4.5所示。第第1章章 绪绪 论论 表表1.4.4 Spartan-6 FPGA功能特性对比表功能特性对比表系统要求 LX LXT 集成式硬存储器 Block RAM 性能更高的时钟 高性能串行I/O 简

17、化配置 嵌入式硬IP 无与伦比的DSP 性能 集成式收发器 集成式 PCI Express端点模块 第第1章章 绪绪 论论 表表1.4.5 Spartan-6 FPGA上基于各设备的资源对比表上基于各设备的资源对比表 Configurable Logic Blocks(CLBs)Block RAM Blocks Device Logic Cells(1)Slices(2)Flip Flops Max Distributed RAM(Kb)DSP48A1 Slices(3)18 Kb(4)Max(Kb)CMTs(5)Memory Controller Blocks(Max)Endpoint Bl

18、ocks for PCI Express Maximum GTP Transceivers Total I/O Banks Max User I/O XC6SLX4 3840 600 4800 75 8 12 216 2 0 0 0 4 132 XC6SLX9 9152 1430 11 440 90 16 32 576 2 2 0 0 4 200 XC6SLX16 14 579 2278 18 224 136 32 32 576 2 2 0 0 4 232 XC6SLX25 24 051 3758 30 064 229 38 52 936 2 2 0 0 4 266 XC6SLX45 43 6

19、61 6822 54 576 401 58 116 2088 4 2 0 0 4 358 XC6SLX75 74 637 11 662 93 296 692 132 172 3096 6 4 0 0 6 408 XC6SLX100 101 261 15 822 126 576 976 180 268 4824 6 4 0 0 6 480 XC6SLX150 147 443 23 038 184 304 1355 180 268 4824 6 4 0 0 6 576 XC6SLX25T 24 051 3758 30 064 229 38 52 936 2 2 1 2 4 250 XC6SLX45

20、T 43 661 6822 54 576 401 58 116 2088 4 2 1 4 4 296 XC6SLX75T 74 637 11 662 93 296 692 132 172 3096 6 4 1 8 6 348 XC6SLX100T 101 261 15 822 126 576 976 180 268 4824 6 4 1 8 6 498 XC6SLX150T 147 443 23 038 184 304 1355 180 268 4824 6 4 1 8 6 540 第第1章章 绪绪 论论 1.4.2 Virtex系列产品系列产品Virtex系列产品有Virtex-、Virte

21、x-Pro、Virtex-4、Virtex-5、Virtex-E/EM和Virtex-6等平台，下面依次进行介绍。1.Virtex-平台Virtex-FPGA采用0.15 m、1.5 V工艺技术制造而成，拥有420 MHz内部时钟，840 Mb/s可编程I/O块。常见的Virtex-FPGA器件的资源特性对比如表1.4.6所示。第第1章章 绪绪 论论 表表1.4.6 Virtex-FPGA的资源特性对比表的资源特性对比表 CLB(1CLB=4 slices=Max 128 bits)SelectRAM Blocks Device System Gates Array Row Col.Slice

22、s Maximum Distributed RAM Kbits Multiplier Blocks 18 Kbit Blocks Max RAM(Kb)DCMs Max I/O Pads(1)XC2V40 40 K 8 8 256 8 4 4 72 4 88 XC2V80 80 K 16 8 512 16 8 8 144 4 120 XC2V250 250 K 24 16 1536 48 24 24 432 8 200 XC2V500 500 K 32 24 3072 96 32 32 576 8 264 XC2V1000 1 M 40 32 5120 160 40 40 720 8 432

23、XC2V1500 1.5 M 48 40 7680 240 48 48 864 8 528 XC2V2000 2 M 56 48 10 752 336 56 56 1008 8 624 XC2V3000 3 M 64 56 14 336 448 96 96 1728 12 720 XC2V4000 4 M 80 72 23 040 720 120 120 2160 12 912 XC2V6000 6 M 96 88 33 792 1056 144 144 2592 12 1104 XC2V8000 8 M 112 104 46 592 1456 168 168 3024 12 1108 第第1

24、章章 绪绪 论论 2.Virtex-Pro平台平台Virtex-Pro FPGA采用0.13 m、1.5 V工艺技术制造而成，整合了嵌入式PowerPC处理器和3.125 Gb/s RocketIO串行收发器。同时，该平台可以在单个器件中提供两个PowerPC405、32位RISC处理器核。这些业界标准的处理器提供了高性能和广泛的第三方支持。IBM PowerPC405核采用IP植入(IP-Immersion)架构集成到Virtex-Pro器件中，IP植入架构允许硬IP核深入散布到FPGA构造中的任何位置。图1.4.2是XUP Virtex-Pro的块图，以此可以了解到Virtex-Pro中各

25、个支持模块和资源。第第1章章 绪绪 论论 图1.4.2 Virtex-Pro的块图第第1章章 绪绪 论论 本书主要采用XUP Virtex-Pro开发板(XC2VP30)，下面给出了ML310开发板的实物图，如图1.4.3所示。XUP Virtex-Pro开发板集成了VGA接口、10/100高速以太网接口、PS/2的鼠标键盘接口以及众多可扩展接口，强大的可扩展性以及集成性使得这一并非太过高端的系列产品能够得心应手地应对一般的嵌入式应用、DSP处理应用等。有关Virtex-Pro/Virtex-Pro X FPGA的系列成员如表1.4.7所示。第第1章章 绪绪 论论 图1.4.3 ML310(X

26、C2VP30)开发板的实物图第第1章章 绪绪 论论 表表1.4.7 Virtex-II Pro系列成员表及其资源特性对比系列成员表及其资源特性对比CLB(1=4 slices=max 128 bits)Block SelectRAM+Device(1)RocketIO Transceiver Blocks PowerPC Processor Blocks Logic Cells(2)Slices Max Distr RAM(Kb)1818 Bit Multiplier Blocks 18 Kb Blocks Max Block RAM(Kb)DCMs Maximum User I/O Pads

27、 XC2VP2 4 0 3168 1408 44 12 12 216 4 204 XC2VP4 4 1 6768 3008 94 28 28 504 4 348 XC2VP7 8 1 11 088 4928 154 44 44 792 4 396 XC2VP20 8 2 20 880 9280 290 88 88 1584 8 564 XC2VPX20 8(4)1 22 032 9792 306 88 88 1584 8 552 XC2VP30 8 2 30 816 13 696 428 136 136 2448 8 644 XC2VP40 0(3),8 or 12 2 43 632 19 3

28、92 606 192 192 3456 8 804 XC2VP50 0(3)or 16 2 53 136 23 616 738 232 232 4176 8 852 XC2VP70 16 or 20 2 74 448 33 088 1034 328 328 5904 8 996 XC2VPX70 20(4)2 74 448 33 088 1034 308 308 5544 8 992 XC2VP100 0(3)or 20 2 99 216 44 096 1378 444 444 7992 12 1164 第第1章章 绪绪 论论 3.Virtex-E/EM平台平台Virtex-E于1999年推出

29、，而Virtex-EM于2000年推出。两者工作电压均为1.8 V，采用0.18 m处理工艺制造而成，Virtex-EM针对高速缓冲的应用扩展了存储容量。其片上资源及特性表如表1.4.8和表1.4.9所示。第第1章章 绪绪 论论 表表1.4.8 Virtex-E现场可编程门阵列的系列成员及其各自资源特性现场可编程门阵列的系列成员及其各自资源特性Device System Gates Logic Gates CLB Array Logic Cells Differential I/O Pairs User I/O BlockRAM Bits Distributed RAM Bits XCV50E

30、 71 693 20 736 16 24 1728 83 176 65 536 24 576 XCV100E 128 236 32 400 20 30 2700 83 196 81 920 38 400 XCV200E 306 393 63 504 28 42 5292 119 284 114 688 75 264 XCV300E 411 955 82 944 32 48 6912 137 316 131 072 98 304 XCV400E 569 952 129 600 40 60 10 800 183 404 163 840 153 600 XCV600E 985 882 186 624

31、 48 72 15 552 247 512 294 912 221 184 XCV1000E 1 569 178 331 776 64 96 27 648 281 660 393 216 393 216 XCV1600E 2 188 742 419 904 72 108 34 992 344 724 589 824 497 664 XCV2000E 2 541 952 518 400 80 120 43 200 344 804 655 360 614 400 XCV2600E 3 263 755 685 584 92 138 57 132 344 804 753 664 812 544 XCV

32、3200E 4 074 387 876 096 104 156 73 008 344 804 851 968 1 038 336 第第1章章 绪绪 论论 表表1.4.9 Virtex-EM现场可编程门阵列的系列成员及资源特性现场可编程门阵列的系列成员及资源特性 Device Logic Gates CLB Array Logic Cells Differential I/O Pairs User I/O BlockRAM Bits Distributed RAM Bits XCV405E 129 600 40 60 10 800 183 404 573 440 153 600 XCV812E

33、254 016 56 84 21 168 201 556 1 146 880 301 056 第第1章章 绪绪 论论 4.Virtex-4平台平台Virtex-4系列将高级硅片组合模块(ASMBL)架构与种类繁多的灵活功能相结合，大大提高了可编程逻辑设计功能，从而成为替代ASIC技术的强有力产品。Virtex-4 FPGA器件的系列成员如表1.4.10所示。第第1章章 绪绪 论论 表表1.4.10 Virtex-4器件的系列成员器件的系列成员Configurable Logic Blocks(CLBs)(1)Block RAM Device Array(3)(RowCol)Logic Cell

34、s Slices Max Distributed RAM(Kb)XtremeDSP Slices(2)18 Kb Blocks Max Block RAM(Kb)DCMs PMCDs PowerPC Processor Blocks Ethernet MACs Rocket/O Transceiver Blocks Total I/O Banks Max User I/O XC4VLX15 64 24 13 824 6144 96 32 48 864 4 0 N/A N/A N/A 9 320 XC4VLX25 96 28 24 192 10 752 168 48 72 1296 8 4 N/

35、A N/A N/A 11 448 XC4VLX40 128 36 41 472 18 432 288 64 96 1728 8 4 N/A N/A N/A 13 640 XC4VLX60 128 52 59 904 26 624 416 64 160 2880 8 4 N/A N/A N/A 13 640 XC4VLX80 160 56 80 640 35 840 560 80 200 3600 12 8 N/A N/A N/A 15 768 XC4VLX100 192 64 110 592 49 152 768 96 240 4320 12 8 N/A N/A N/A 17 960 XC4V

36、LX160 192 88 152 064 67 584 1056 96 288 5184 12 8 N/A N/A N/A 17 960 XC4VLX200 192 116 200 448 89 088 1392 96 336 6048 12 8 N/A N/A N/A 17 960 XC4VSX25 64 40 23 040 10 240 160 128 128 2304 4 0 N/A N/A N/A 9 320 XC4VSX35 96 40 34 560 15 360 240 192 192 3456 8 4 N/A N/A N/A 11 448 XC4VSX55 128 48 55 2

37、96 24 576 384 512 320 5760 8 4 N/A N/A N/A 13 640 XC4VFX12 64 24 12 312 5472 86 32 36 648 4 0 1 2 N/A 9 320 XC4VFX20 64 36 19 224 8544 134 32 68 1224 4 0 1 2 8 9 320 XC4VFX40 96 52 41 904 18 624 291 48 144 2592 8 4 2 4 12 11 448 XC4VFX60 128 52 56 880 25 280 395 128 232 4176 12 8 2 4 16 13 576 XC4VF

38、X100 160 68 94 896 42 176 659 160 376 6768 12 8 2 4 20 15 768 XC4VFX140 192 84 142 128 63 168 987 192 552 9936 20 8 2 4 24 17 896 第第1章章 绪绪 论论 5.Virtex-5平台平台Virtex-5系列采用第二代ASMBL(高级硅片组合模式)列式架构，包含5种截然不同的平台(子系列)，分别为：(1)Virtex-5 LX：高性能通用逻辑应用；(2)Virtex-5 LXT：具有串行连接性的高性能逻辑；(3)Virtex-5 SXT：具有串行连接性的信号处理应用；(4

39、)Virtex-5 TXT：具有双密度串行连接性的高性能系统；(5)Virtex-5 FXT：具有串行连接性的高性能嵌入式系统。Virtex-5系列各个成员的对比情况如表1.4.11所示。第第1章章 绪绪 论论 表表1.4.11 Virtex-5 FPGA系列成员系列成员Configurable Logic Blocks(CLBs)Block RAM Blocks Max RocketIO Transceivers(6)Device Array(RowCol)Virtex-5 Silces(1)Max Distrlbuted RAM(Kb)DSP48E Silcex(2)19 Kb(3)35

40、Kb Max(Kb)CMTs(4)PowerPC Processor Blocks Endpoint Blocks for PCI Express Ethernet MACs(5)GTP GTX Total I/O Banks(8)Max User I/O(7)XC5VLX30 8030 4800 320 32 64 32 1152 2 N/A N/A N/A N/A N/A 13 400 XC5VLX50 12030 7200 480 48 96 48 1728 6 N/A N/A N/A N/A N/A 17 560 XC5VLX85 12054 12 960 840 48 192 96

41、3456 6 N/A N/A N/A N/A N/A 17 560 XC5VLX110 16054 17 280 1120 64 256 128 4608 6 N/A N/A N/A N/A N/A 23 800 XC5VLX155 16076 24 320 1640 128 384 192 6912 6 N/A N/A N/A N/A N/A 23 800 XC5VLX220 160108 34 560 2280 128 384 192 6912 6 N/A N/A N/A N/A N/A 23 800 XC5VLX330 240108 51 840 3420 192 576 288 10

42、368 6 N/A N/A N/A N/A N/A 33 1200 XC5VLX20T 6026 3120 210 24 52 26 936 1 N/A 1 2 4 N/A 7 172 XC5VLX30T 6030 4800 320 32 72 36 1296 2 N/A 1 4 8 N/A 12 360 XC5VLX50T 12030 7200 480 48 120 60 2160 6 N/A 1 4 12 N/A 15 480 XC5VLX85T 12054 12 960 840 48 216 108 3888 6 N/A 1 4 12 N/A 15 480 第第1章章 绪绪 论论 XC5

43、VLX85T 12054 12 960 840 48 216 108 3888 6 N/A 1 4 12 N/A 15 480 XC5VLX110T 16054 17 280 1120 64 296 148 5328 6 N/A 1 4 16 N/A 20 680 XC5VLX155T 16076 24 320 1640 128 424 212 7632 6 N/A 1 4 16 N/A 20 680 XC5VLX220T 160108 34 560 2280 128 424 212 7632 6 N/A 1 4 16 N/A 20 680 XC5VLX330T 240108 51 840 3

44、420 192 648 324 11 664 6 N/A 1 4 24 N/A 27 960 XC5VSX35T 8034 5440 520 192 168 84 3024 2 N/A 1 4 8 N/A 12 360 XC5VSX50T 12034 8160 780 288 264 132 4752 6 N/A 1 4 12 N/A 15 480 XC5VSX95T 16046 14 720 1520 640 488 244 8784 6 N/A 1 4 16 N/A 19 640 XC5VSX240T 24078 37 440 4200 1056 1032 516 18 576 6 N/A

45、 1 4 24 N/A 27 960 XC5VTX150T 20058 23 200 1500 80 456 228 8208 6 N/A 1 4 N/A 40 20 680 XC5VTX240T 24078 37 440 2400 96 648 324 11 664 6 N/A 1 4 N/A 48 20 680 XC5VFX30T 8038 5120 380 64 136 68 2448 2 1 1 4 N/A 8 12 360 XC5VFX70T 16038 11 200 820 128 296 148 5328 6 1 3 4 N/A 16 19 640 XC5VFX100T 1605

46、6 16 000 1240 256 456 228 8208 6 2 3 4 N/A 16 20 680 XC5VFX130T 20056 20 480 1580 320 596 298 10 728 6 2 3 6 N/A 20 24 840 XC5VFX200T 24068 30 720 2280 384 912 456 16 416 6 2 4 8 N/A 24 27 960 第第1章章 绪绪 论论 6.Virtex-6平台平台最新发布的Virtex-6 FPGA系列无疑为FPGA市场注入了新的血液，加强的功能特性使其更受嵌入式系统设计师们的青睐。Virtex-6 FPGA采用了第三代A

47、SMBL列式架构。此外，它为高性能逻辑设计、DSP设计以及嵌入式设计提供了最佳的解决方案。Virtex-6 FPGA器件的系列成员如表1.4.12所示。第第1章章 绪绪 论论 表表1.4.12 Virtex-6 FPGA器件的系列成员器件的系列成员Configurable Logic Blocks(CLBs)Block RAM Blocks Maximum Transceivers Device Logic Cells Slices(1)Max Distributed BAM(Kb)DSP48E1 Slices(2)18 Kb(3)36 Kb Max(Kb)MMCMs(4)Interface

48、Blocks for PCI Express Ethernet MACs(5)GTX GTH Total I/O Banks(6)Max User I/O(7)XC6VLX75T 74 496 11 640 1045 288 312 156 5616 6 1 4 12 0 9 360 XC6VLX130T 128 000 20 000 1740 480 528 264 9504 10 2 4 20 0 15 600 XC6VLX195T 199 680 31 200 3040 640 688 344 12 384 10 2 4 20 0 15 600 XC6VLX240T 241 152 37

49、 680 3650 768 832 416 14 976 12 2 4 24 0 18 720 XC6VLX365T 364 032 56 880 4130 576 832 416 14 976 12 2 4 24 0 18 720 XC6VLX550T 549 888 85 920 6200 864 1264 632 22 752 18 2 4 36 0 30 1200 XC6VLX760 758 784 118 560 8280 864 1440 720 25 920 18 0 0 0 0 30 1200 XC6VSX315T 314 880 49 200 5090 1344 1408 7

50、04 25 344 12 2 4 24 0 18 720 XC6VSX475T 476 160 74 400 7640 2016 2128 1064 38 304 18 2 4 36 0 21 840 XC6VHX250T 251 904 39 360 3040 576 1008 504 18 144 12 4 4 48 0 8 320 XC6VHX255T 253 440 39 600 3050 576 1032 516 18 576 12 2 2 24 24 12 480 XC6VHX380T 382 464 59 760 4570 864 1536 768 27 648 18 4 4 4