《微型计算机原理》第6章 知识点目录.doc

1、第六章 知识点目录1. 存储器概述及RAM和ROM 1.1 重点（1） 半导体存储器的分类；（2） 存储容量的表示方式；（3） 存储器芯片的基本结构及地址译码方式；（4） 几种典型的存储器芯片。1.2 难点：（1） 存储容量的表示方式；（2） 地址译码方式；（3） 存储芯片的数据线、地址线与存储芯片容量的关系1.3 知识点描述：本次课首先根据内存的工作方式及所用电子器件的不同，介绍了内存的分类及各类存储芯片的工作特点。然后重点学习了存储容量的表示方式及芯片的内部结构。存储容量可用“字数位数”及“字节数”两种方式表示，“字数位数”通常用来表示存储芯片的容量，字数是指芯片内部的存储单元的个数，位数

2、是指一个存储单元所存放的二进制数的个数。“字节数”通常用来表示存储器的容量，是指存储器能存放多少个字节，意即存储器的每个存储单元存放8位二进制数，其所具有的存储单元个数。芯片内部结构中，地址译码是本章的另一个学习重点和难点。单译码方式仅用一个地址译码器，但存储单元选择线较多，双译码方式采用行向和列向两个译码器，简化了电路设计。接下来介绍了两个典型的RAM芯片INTEL 2114 SRAM和INTEL 2164A DRAM，重点讲解了芯片的外部地址线和数据线与芯片存储容量的对应关系。地址线的宽度可决定芯片的字数，数据线的宽度体现了芯片一个存储单元内的二进制数的位数。最后简要介绍了MROM、PRO

3、M、EPROM及E2PROM几种ROM芯片的内部结构，基于对内部结构的了解，使学生理解了这几种ROM芯片的工作特点，并通过学习INTEL 2716 EPROM和INTEL 2816 E2PROM，进一个巩固了芯片的外部地址线和数据线与芯片存储容量关系的知识。2. 存储器扩展及连接2.1 重点（1） 存储芯片的三种扩展方式；（2） 存储器与系统三总线的连接。2.2 难点（1） 存储芯片三种扩展方法的扩展要点；（2） 存储器与系统地址总线的连接。2.3 知识点描述本节课主要围绕存储器的扩展展开。首先学习存储芯片扩展的三种方法：位扩展、字扩展和字位同时扩展。在构成满足要求的存储器时，位扩展是指芯片的

4、存储单元个数（字数）满足要求而每个存储单元所存的二进制数的个数（位数）不能满足要求，这时需用多个芯片进行位扩展，扩展要点是地址线、控制线并联，数据线分别引出；字扩展是指芯片的字数不满足要求而位数是满足要求的，这时需用多个芯片进行字扩展，要点是地址线、控制线、数据线均并联，片选信号分别引出；字位同时扩展是指芯片的字数和位数均不能满足要求，此时需先进行位扩展，再进行字扩展，即先用若干芯片构成芯片组，组内进行位扩展，然后用多组芯片进行字扩展，从而构建出满足要求的存储器。存储器与CPU连接时，重点学习与系统三总线的连接方法。与控制总线的连接重点考察与M/IO(8088为IO/M)、RD、WR这些控制信

5、号的连接；与数据总线连接时，对于8位和16位外部数据总线的CPU需采用不同的连接方法；与地址总线的连接需针对高位地址线和低位地址线分别连接，从而形成片内译码和片间译码。片内译码用于确定存储芯片内的存储单元，片间译码生成片选信号，确定芯片的存储地址范围。片间译码方法将在下节课通过实例展开讲解。3. 片间地址译码及存储器连接实例3.1 重点（1） 三种片间地址译码方式；（2） 存储器与8位CPU的连接方法；（3） 存储器与16位CPU的连接方法。3.2 难点（1） 片间地址译码中的译码法；（2）存储器与8位及16位CPU的连接方法。3.3 知识点描述 片间地址译码主要有线选法、全译码法和部分译码法

6、。线选法直接将某一高位地址线与某个存储芯片片选端连接，电路简单明了，但存储芯片的地址范围会重叠或不连续。全译码法使用译码电路将全部高位地址进行译码，以其译码输出作为存储芯片的片选信号，芯片的地址范围是连续的且存储单元的地址是惟一的。部分译码法同样使用译码电路，但仅用部分高位地址进行译码，也存在存储芯片的地址范围重叠或不连续的情况，但较全译码法高位地址线的使用更为灵活。存储器与8位机系统连接时，考虑到8位机系统的数据总线为8位，地址总线为16根，连接时首先根据需求确定采用的存储器扩展方式及所需芯片的个数，然后针对要求的地址范围确定译码方式及高位地址线的连接方法，最后完成三总线的连接。存储器与8086CPU系统连接时，由于8086对存储器的管理采取了高/低位库的方式，因此在存储器构成时，需采用两个或两组芯片分别作为高位库和低位库。连接时要注意A0和BHE两个信号的连接方法。同样地，也要完成三总线的连接。