《微型计算机原理》课件第2章 (2).ppt

1、1 1第2章 微型计算机组成及微处理器功能结构2.1 微型计算机的组成及工作原理微型计算机的组成及工作原理2.2 8086/8088及及80286微处理器微处理器2.3 80386/80486 CPU的功能结构的功能结构2.4 Pentium级级CPU的功能结构的功能结构2.5 精简指令集与复杂指令集计算机精简指令集与复杂指令集计算机2.6 哈佛结构微处理器简介哈佛结构微处理器简介2.7 嵌入式微处理器简介嵌入式微处理器简介习题与思考题习题与思考题第2章 微型计算机组成及微处理器功能结构2 2第2章 微型计算机组成及微处理器功能结构 2.1 微型计算机的组成及工作原理典型的微型计算机硬件组成示

2、于图2.1，它由下列几种大规模集成电路通过总线连接而成。3 3第2章 微型计算机组成及微处理器功能结构图2.1 微型计算机的硬件组成4 4第2章 微型计算机组成及微处理器功能结构2.1.1 微处理器微处理器亦称微处理机，是微型计算机的中央处理部件，简称CPU(Central Processing Unit)。它是用来实现运算和控制功能的部件。它的字长亦即微型计算机的字长，是指CPU中大多数操作的操作数的字长，也就是CPU数据总线的位数。8086/8088及80286 CPU的数据总线均为16位，称为16位微处理器；80386/80486 CPU的数据总线为32位，称为32位微处理器；Penti

3、um级微处理器数据总线为64位。5 5第2章 微型计算机组成及微处理器功能结构2.1.2 存储器图2.1中的存储器是指微型计算机的内存储器。它通常由CPU之外的半导体存储器芯片组成，用来存放程序、原始操作数、运算的中间结果数据和最终结果数据。包括RAM(Random Access Memory)和ROM(Read Only Memory)。6 6第2章 微型计算机组成及微处理器功能结构2.1.3 输入/输出设备及其接口电路输入/输出(Input/Output，I/O)设备统称为外部设备，简称I/O设备，是微型计算机的重要组成部分。输入设备的任务是将程序、原始数据及现场信息以计算机所能识别的形式

4、送到计算机中，供计算机自动计算或处理用。微型机中常用的输入设备包括键盘、鼠标器、数字化仪、扫描仪、A/D转换器等。输出设备的任务是将计算机的计算和处理结果或回答信号以人能识别的形式表示出来。微型机中常用的输出设备包括显示器、打印机、绘图仪、D/A转换器等。软磁盘、硬磁盘及其驱动器对微型机来说，既是输入设备又是输出设备。只读激光盘(CD-ROM)及其驱动器属于微型机的输入设备。软磁盘、硬磁盘及光盘又统称为计算机的外存储器。7 7第2章 微型计算机组成及微处理器功能结构输入/输出设备的种类很多，有电子式、电动式、机械式等，它们的工作速度一般较CPU要低。同时，输入/输出设备处理的信息种类也与CPU

5、不完全相同。CPU只能处理数字量，而外部设备不仅能处理数字量，还能处理模拟量等。因而，外部设备(简称外设)与CPU间的硬件连线和信息交换不能直接进行，必须经过接口电路进行协调和转换。接口电路是微处理器与输入/输出设备联系的必经之路，它的性能随微处理器性能和外设种类的不同而有很大差异，其灵活性和应用范围是很大的。接口电路的主要职责是将微处理器和输入/输出设备之间的信息统一起来。8 8第2章 微型计算机组成及微处理器功能结构I/O接口电路(I/O Interface)的种类很多，常用的有：8255A可编程并行接口电路、8253可编程定时/计数电路、8251可编程串行接口电路、8237直接存储器存取

6、电路(DMA)、82380多功能I/O接口电路等。9 9第2章 微型计算机组成及微处理器功能结构2.1.4 总线由图2.1可看出，微型机在结构形式上采用总线结构。各组成部件(即各种LSI芯片)都通过一组公共的、具有逻辑控制功能的信号线联系起来，这组信号线称为总线，通常分为以下3类。1010第2章 微型计算机组成及微处理器功能结构1数据总线DB(Data Bus)数据总线用来在CPU和其他部件间传送信息(数据和指令代码)，具有三态控制功能，且是双向的。这就是说，CPU可以通过数据总线接收来自其他部件的信息，也可以通过数据总线向其他部件发送信息。通常，总线中信号线的条数称为总线宽度。数据总线的宽度

7、与CPU中大多数操作数字长相同。因而，8位机、16位机、32位机数据总线的宽度分别为8位、16位、32位。1111第2章 微型计算机组成及微处理器功能结构2地址总线AB(Address Bus)地址总线用于传送CPU要访问的存储单元或I/O接口的地址信号。地址信号一般由CPU发出送往其他芯片，故属单向总线，但也具有三态控制功能。地址总线的宽度视CPU所能直接访问的存储空间的容量而定。大多数8位微型机的地址总线为16位，存储空间容量为64KB；16位微型机地址总线的位数相互间存在差异。对8086/8088 CPU来说，地址总线为20位，存储容量为1MB；对80286 CPU来说，地址总线为24位

8、，存储空间容量为16MB；80386/80486及Pentium CPU的地址总线为32位，存储空间容量为4GB；Pentium、Pentium CPU的地址总线为36位，存储空间容量为64GB。1212第2章 微型计算机组成及微处理器功能结构3控制总线CB(Control Bus)控制总线是CPU向其他部件传送控制信号，以及其他部件向CPU传送状态信号及请求信号(如中断请求信号)的一组通信线。控制总线的宽度对不同的CPU来说，有较大的差异。1313第2章 微型计算机组成及微处理器功能结构2.2 8086/8088及80286微处理器8086/8088以及80186、80286微处理器均属In

9、tel公司生产的第三代16位微处理器。它们与第二代8位微处理器的区别不仅是数据总线的位数增加了1倍，更重要的是采取了流水线处理技术。具体来说，是将指令执行部件和总线接口部件分为两个独立的部分，并可并行操作。图2.2示出串行处理和流水处理的情况。一个简单的微处理器，如8位微处理器，它们在执行一条指令时，指令取出、指令译码、数据取出、指令执行和结果存储是串行进行的，见图2.2(a)。1414第2章 微型计算机组成及微处理器功能结构16位微处理器(如8086/8088 CPU)中，由于指令执行部件和总线接口部件相互独立，可并行操作，进行流水线处理：若一条指令执行过程中不需要从存储器取操作数和向存储器

10、存储结果，即不占CPU总线时间，总线接口部件便可对下一条要执行的指令预取，见图2.2(b)。显然，采用流水线技术提高了指令执行速度。80186芯片上集成了除存储器之外的全部8086处理器和许多外围电路，包括DMA单元、时钟、定时器、中断控制器、总线控制器、片选及就绪信号发生器等。因而，由80186组成的微机系统结构得到很大简化。80286 CPU较8086/8088 CPU又有较大提高。下面简要叙述它们各自的功能结构及特点。1515第2章 微型计算机组成及微处理器功能结构图2.2 串行处理和流水线处理1616第2章 微型计算机组成及微处理器功能结构2.2.1 8086/8088 CPU的功能结

11、构8086 CPU为典型的16位微处理器，它具有16位的内部数据总线和16位的外部数据总线。8088 CPU的内部数据总线也是16位，但外部数据总线却只有8位，因而称为准16位微处理器。这两种微处理器在其他方面几乎完全相同。例如，它们都为40条引脚的双列直插式组件，采用单一+5V电源和5MHz单相时钟；均具有20位地址总线，可寻址1MB的内存地址空间和64KB的I/O地址空间；二者具有完全兼容的指令系统，并均能与8087数学协处理器相连，以提高数据的运算速度和扩大数据运算范围等。8086/8088 CPU的指令系统称为原始X86指令集。这一指令集一直包含在X86兼容芯片中，包括现在的Penti

12、um 4和Athlon XP等。1717第2章 微型计算机组成及微处理器功能结构8086/8088 CPU设计时受到芯片封装的限制，数据总线和地址总线分时复用，这虽节省了芯片引脚，却使逻辑变得复杂，速度也降低了。1818第2章 微型计算机组成及微处理器功能结构18086/8088 CPU的内部结构8086/8088 CPU的内部结构见图2.3。它由执行部件(Execution Unit，EU)和总线接口部件，(Bus Interface Unit，BIU)两部分组成。EU包括算术逻辑单元(Arthmetc Logic Unit，ALU)、16位标志寄存器、寄存器阵列(4个16位通用寄存器、2个

13、16位指针寄存器和2个16位变址寄存器)、指令译码器及控制电路。BIU包括4个16位段寄存器、1个16位指令指针、1个地址加法器、1个指令流队列和总线控制电路。1919第2章 微型计算机组成及微处理器功能结构EU是执行指令的部件，它从BIU的指令流队列中取指令，发出相应的控制命令序列，从而执行指令。执行指令中所需操作数地址由EU单元计算出16位偏移量部分送BIU，由BIU将其与段基址(段寄存器内容)合成，最后形成一个20位的内存单元物理地址。同时，BIU根据物理地址与内存单元交换数据。此外，BIU也可根据EU请求与I/O接口电路交换数据。2020第2章 微型计算机组成及微处理器功能结构图2.3

14、 8086/8088 CPU的内部结构2121第2章 微型计算机组成及微处理器功能结构2指令流队列(Instruction Stream Queue)指令流队列实际上是一个内部的存储器阵列，它类似一个先进先出的栈。8086/8088 CPU的指令流队列最多能保存6个/4个指令字节。只要队列出现2个/1个空字节，同时EU也未要求BIU进入存取操作数的总线周期，BIU便自动从内存单元顺序取指令字节，并填满指令流队列。当执行转移指令时，BIU使指令流队列复位，并从新的地址单元取出指令，立即送EU执行。然后，自动取出后继指令字节以填满指令流队列。由于EU在执行一条指令时必须等待BIU从存储器或I/O接

15、口取操作数后方能运算，因而当BIU同时收到EU请求存取操作数和预取指令请求时，BIU将先进行存取操作数的操作。2222第2章 微型计算机组成及微处理器功能结构需说明的是，这里提到的“总线周期”通常是指CPU通过外部总线对存储器或I/O接口进行一次访问所需要的时间。对8086来说，仅当BIU需要补充指令流队列中的空缺，或当EU在执行指令过程中需要经外部总线访问存储单元或I/O端口时，才需要申请并执行一个总线周期。显然，指令流队列的设置使指令的取出和执行同时并行进行，大大加快了程序的运行速度。2323第2章 微型计算机组成及微处理器功能结构3标志寄存器FLAGS8086/8088的标志寄存器FLA

16、GS为16位，共有9个标志，见图2.4。其中6个为状态标志，3个为控制标志。状态标志用来寄存ALU运算结果的特殊信息。每个特殊信息用FLAGS中的一位来表示，称为一个状态标志位。运算类指令执行后处理器自动置位适当的状态标志位，并可用程序对其测试和判断。6个状态标志分别为：2424第2章 微型计算机组成及微处理器功能结构(1)CF(Carry FIag)：进位标志。算术运算指令执行以后，运算结果最高位(字节运算时为第7位，字运算时为第15位)若产生进位(加法时)或借位(减法时)，则该标志置1，否则置0。CF标志通常作为无符号数加法运算有无溢出及比较两数大小的判别标志，并支持多精度的加、减运算。(

17、2)PF(Parity FIag)：奇偶标志。PF表示算术或逻辑运算结果低8位中1的个数的奇偶性。如果1的个数为偶数，该标志位置1，否则置0。奇偶标志常用来检验数据传送是否出错。检验方法可用偶校验或奇校验。例如，利用偶校验码进行数据传送时，在传送过程中若正确无误，PF=1，否则PF=0。2525第2章 微型计算机组成及微处理器功能结构图2.4 8086/8088 的标志寄存器2626第2章 微型计算机组成及微处理器功能结构(3)AF(Auxiliary Carry Flag)：辅助进位标志。加法运算过程中，若第3位有进位，或减法运算过程中，第3位需要借位，则AF=1，否则，AF=0。AF标志常

18、用于BCD数的校正运算中。(4)ZF(Zero Flag)：零标志。运算指令执行后，结果全零(各位都为零)时，该标志置1，否则置0。ZF标志的功用也很多，例如，在比较和异或操作之后使用ZF标志可判断二数是否全等，或数据在输入/输出传送过程中是否出错。2727第2章 微型计算机组成及微处理器功能结构(5)SF(Sign Flag)：符号标志。该标志的状态总是与运算结果最高位的状态相同，因而它用来反映带符号数运算结果的正负情况。即SF=1，表示结果为负；SF=0，表示结果为正。(6)OF(Overflow Flag)：溢出标志。带符号数加减运算结果产生溢出时，OF=1，否则OF=0。带符号数的溢出

19、判别采用1.2节中所叙述的双高位判别法。当CsCp=1时，产生溢出，Cs Cp=0时，不产生溢出(其中Cs表示符号位的进位，Cp表示数值部分最高位的进位)。若要判断两个带符号数a与b的大小(a-b)，必须采用如下规则进行判断：OF SF=1，表示ab；OF SF=0，表示ab。2828第2章 微型计算机组成及微处理器功能结构可以看出，微处理器选择这一组状态标志，可以只用一套指令便可方便地对无符号数、带符号数及BCD数进行运算，并判断其溢出情况和比较两数大小。2929第2章 微型计算机组成及微处理器功能结构3个控制标志各具有一定的控制功能，即：(1)DF(Directon Flag)：方向标志。

20、该标志用于指定字符串处理命令的步进方向。当DF=1时，字符串处理指令以递减方式由高地址向低地址方向进行；当DF=0时，字符串处理指令以递增方式，由低地址向高地址方向进行。该标志可用指令置位或清零。(2)IF(Interrupt-Enable Flag)：中断允许标志。该标志用于控制可屏蔽的硬件中断。IF=1，可接受并响应中断；IF=0，中断被屏蔽，不能接受中断。该标志可用指令置位和复位。3030第2章 微型计算机组成及微处理器功能结构(3)TF(Trap Flag)：陷阱标志，或称单步操作标志。该标志用于控制单步中断。当TF=1时，如果执行指令，就产生单步中断。即CPU每执行一条指令便自动产生

21、一个内部中断，使微处理器转去执行一个中断服务程序，以便为用户提供该条指令执行后各寄存器的状态等。单步中断用于程序调试过程中。3131第2章 微型计算机组成及微处理器功能结构4寄存器阵列EU单元中的寄存器阵列包括4个16位通用寄存器，2个16位指针寄存器和2个16位变址寄存器。BIU单元中的寄存器阵列包括4个段寄存器和1个指令指针。3232第2章 微型计算机组成及微处理器功能结构1)通用寄存器4个16位通用寄存器为AX、BX、CX、DX。它们又都可分别作为2个8位寄存器用，分别命名为AH、BH、CH、DH及AL、BL、CL、DL。一般来说，8086/8088 CPU的这4个通用寄存器既可用来存放

22、源操作数，又可用来存放目标操作数和运算结果，十分灵活方便。然而，在某些指令中，这4个寄存器却有着隐含的专门用法。(1)AX：累加器，用于乘法、除法及一些调整指令。(2)BX：基址寄存器，用来存放存储器操作数的基地址。(3)CX：计数寄存器，用于保存许多指令的计数值，包括重复的串操作指令、移位、循环指令。3333第2章 微型计算机组成及微处理器功能结构(4)DX：数据寄存器，是通用寄存器，用于保存乘法形成的部分结果，或者在除法指令执行之前，用于存放被除数的一部分。2)变址寄存器(1)SI：源变址寄存器，用于串操作指令中寻址源数据串。(2)DI：目标变址寄存器，用于寻址串操作指令的目标数据串。34

23、34第2章 微型计算机组成及微处理器功能结构3)指针寄存器(1)IP：指令指针寄存器(亦即程序计数器，PC)，它总是存放着下一条要取出指令在现行代码段内的偏移地址。IP的存在对一条指令的执行来说是必不可少的，也是基本的，它用来追踪指令所在的地址。通常，程序中的指令是顺序排列的。当需要将欲执行的指令码取出时，首先根据IP的内容和代码段寄存器(CS)的内容确定出该要执行指令的地址。然后从此存储单元中取出欲执行的指令码。3535第2章 微型计算机组成及微处理器功能结构与此同时，IP的内容便自动加1，以便为取出下一条指令做好准备。若一条指令不止一个字节，则每个字节的取出过程与此相同。CPU每取出指令码

24、的一个字节，IP的内容便自动加1。当程序发生转移时，新的指令码偏移地址被自动置入IP，取代已被加1了的地址值。IP寄存器不能由程序员直接访问。(2)BP：基址指针寄存器，用来存放现行堆栈段内一个数据区的基地址偏移量。(3)SP：堆栈指针寄存器，用来存放现行堆栈段的段内偏移地址，并具有步进增量和减量的功能。3636第2章 微型计算机组成及微处理器功能结构堆栈是一组寄存器或一个存储区域，用来存放调用子程序或响应中断时的主程序断点地址，以及其他寄存器的内容。比如，当主程序需要调用子程序时，有一组中间结果及标志位的状态需分别保留在通用寄存器及标志寄存器中，但被调用的子程序执行时，也需占用这些通用寄存器

25、并影响标志。这样，除了在执行调用指令时将断点地址(调用指令后紧接着的一条指令地址)保存到堆栈中外，还必须将原主程序中保留在通用寄存器的中间结果及标志位状态保存到堆栈中。直到子程序执行完毕，返回主程序后再将这些中间结果及状态标志位的状态送回通用寄存器及标志寄存器中，以备主程序继续执行之用。3737第2章 微型计算机组成及微处理器功能结构当将信息存入堆栈或从堆栈中取出信息时，都必须按照严格的规则进行。例如，进行子程序嵌套(见图2.5)时，不仅需要把许多信息(包括断点地址和寄存器内容等)逐一存入堆栈并保留下来，还必须能把堆栈所保留的信息逐一正确地取出来并返回原处。因此，通常采用后存入的信息先取出来(

26、即后进先出)的办法进行堆栈信息的存入和取出。3838第2章 微型计算机组成及微处理器功能结构图2.5 子程序的嵌套 3939第2章 微型计算机组成及微处理器功能结构堆栈组成的方法有两种：硬件堆栈和软件堆栈。微处理器内一组由寄存器构成的堆栈称为硬件堆栈。它的优点是访问的速度快；缺点是寄存器的数量即堆栈的深度有限。在存储器中开辟一个区域构成的堆栈称为软件堆栈。它的优点是堆栈的深度几乎没有限制；缺点是访问堆栈的速度较慢。80X86系列微处理器均采用软件堆栈。下面以8086微处理器为例，简单叙述堆栈的工作原理。4040第2章 微型计算机组成及微处理器功能结构在8086中，堆栈被定义为由SS：SP寄存器

27、对指出的存储区域。堆栈段的起始地址由SS段寄存器内容左移4位形成。堆栈段内的偏移地址由SP寄存器指出。由于SP为16位，在8086中堆栈的最大容量为64KB。图2.6示出堆栈的形式和术语，其中栈底为初始堆栈指针值(即SP初值)。当前栈顶即为当前SP值，它指向最后压入字的两个单元。4141第2章 微型计算机组成及微处理器功能结构图2.6 8086堆栈形式4242第2章 微型计算机组成及微处理器功能结构堆栈操作有两种：一种叫压入(PUSH)，另一种叫弹出(POP)。对8086、80286 CPU来说，每次压入或弹出一个字，最后压入堆栈的字总是最先弹出来。堆栈的这种后进先出的特点是由堆栈指示器SP来

28、控制的。SP必须具有自动步进增量和减量的功能。在向下生成方式中，栈底占用较高地址，栈顶占用较低地址。当需要把一个字压入堆栈时，首先SP自动减2，指向新的栈顶两个空单元，然后将要压入堆栈的一个字送入栈顶两个单元中。当要将堆栈中栈顶两个单元的一个字弹出堆栈时，先将SP所指栈顶两个单元的内容弹出，然后再将SP加2指向新的栈顶。4343第2章 微型计算机组成及微处理器功能结构80X86 CPU中堆栈采用向下生成的方式。与向下生成方式相对应，还有向上生成的堆栈编址方式，即栈底占用较低地址，栈顶占用较高地址。由于堆栈指示器的设置，在某种特定情况下，它就能自动跟踪栈顶地址，而不需要在编程中考虑这种跟踪。例如

29、，在执行调用指令时，能自动把断点地址压入SP所指的栈区存储单元。而执行返回指令时，又能自动按SP所指的栈存储单元将断点地址从栈区弹出，送到指令指针IP中去。通常堆栈操作从不移动和擦除栈区存储单元内容，堆栈操作时仅是修改堆栈指针。但压入堆栈操作时，则是用新压入的数据取代栈区原存储单元内容。4444第2章 微型计算机组成及微处理器功能结构4)段寄存器8086/8088 CPU把1MB的存储空间划分为若干个逻辑段。每个逻辑段的长度为64KB，并规定每个逻辑段20位起始地址的最低4位为0000B。这样，在20位段地址中只有高16位为有效数字。称这高16位有效数字为段的基地址(简称段基址)，并存放于段寄

30、存器中。8086/8088 CPU的BIU单元中共有4个段寄存器：4545第2章 微型计算机组成及微处理器功能结构(1)CS：存放当前代码段的基地址，要执行的指令代码在当前代码段中。(2)DS：存放当前数据段的基地址，指令中所需操作数常存放于当前数据段中。(3)SS：存放当前堆栈段的基地址，堆栈操作所处理的数据均存放在当前堆栈段中。(4)ES：存放当前附加段的基地址，附加段通常也用来存放存储器操作数。4646第2章 微型计算机组成及微处理器功能结构5微型计算机的总线结构计算机系统中的总线结构往往影响到系统信息的传送方式和传送效率。大型和中小型计算机的连线多少不受限制。但在微型计算机中，由于大规

31、模集成电路片数很少，每片引线数目也有限制，电路片内以及电路片之间信息传送结构(即总线结构)的设计更显得重要。通常，微型计算机系统的总线共有两种：4747第2章 微型计算机组成及微处理器功能结构内部总线和外部总线。外部总线，是指CPU与存储器及I/O结构电路之间的连接方式；内部总线，是指CPU内部各寄存器和ALU之间的连接方式。由图2.3看出，8086/8088 CPU内部所有寄存器和ALU都接到同一总线上，数据可以在任何两个寄存器之间，或者任一个寄存器和ALU之间传送。当数据经内部总线送入被选寄存器或从被选寄存器取出时，由多路转换器选通。这种总线结构方式称为单总线结构。它的主要优点是比较经济并

32、且节约硅片面积。它的主要缺点是操作速度较慢。4848第2章 微型计算机组成及微处理器功能结构微处理器的内部总线结构除了单总线结构以外，还有多总线结构。多总线结构的优点主要是操作速度较快，缺点是占用硅片面积较大。微处理器中的内部总线通过三态缓冲控制后与外部总线相连。外部总线亦即系统总线，前已述及，此处不再赘述。4949第2章 微型计算机组成及微处理器功能结构2.2.2 80286 CPU的功能结构180286 CPU的主要性能80286 CPU是比8086/8088 CPU更为先进的16位微处理器。芯片上共集成13.5万只晶体管，具有68个引脚，采用四列直插式封装。地址线和数据线不再复用，分开设

33、置16条数据线和24条地址线，从而使CPU的运算速度及可寻址的内存空间都较8086有提高。内存空间容量为16MB，时钟频率为810MHz。5050第2章 微型计算机组成及微处理器功能结构80286 CPU具有存储器管理和保护机构。它采用分段的方法管理存储器，每段最大为64KB，支持虚拟存储器。这就是说，80286 CPU有两种工作方式：实地址方式和虚地址方式。运行实地址方式时，相当于一个快速的8086 CPU。从逻辑地址到物理地址的转换与8086 CPU的相同，物理地址空间为1MB。运行虚拟保护方式时，可寻址16MB的物理地址，提供1GB(230B)的虚地址空间，并能实现段寄存器保护、存储器访

34、问保护及特权级保护和任务之间的保护等。因而，80286 CPU能可靠地支持多用户系统。80286 CPU可以配接80287数学协处理器，并具有8086/8088CPU的全部功能。8086/8088 CPU的汇编语言程序不加修改便可在80286 CPU上运行。5151第2章 微型计算机组成及微处理器功能结构280286 CPU的内部结构80286 CPU内部分为4个独立的处理部件：执行部件(EU)、地址部件(Address Unit，AU)、指令部件(Instruction Unit，IU)和总线接口部件(BIU)，见图2.7。每个部件都可与其他部件异步并行操作。因而，80286 CPU的运行速

35、度较8086 CPU的快。5252第2章 微型计算机组成及微处理器功能结构图2.7 80286 CPU的结构框图5353第2章 微型计算机组成及微处理器功能结构1)执行部件(EU)EU包括算术逻辑部件(ALU)及标志寄存器、通用寄存器队列和控制电路等。EU中的控制电路接收已译码指令的69位内部码，根据指令的要求产生执行指令所需的控制电位序列后送入EU及其他部件，以便完成指令执行并以操作结果影响标志位。EU中的通用寄存器用来暂存操作数和运算结果。此外，80286还增加了1个16位的机器状态字(MSW)寄存器，在本章中，将对MSW的功能进行讨论。5454第2章 微型计算机组成及微处理器功能结构2)

36、地址部件(AU)AU包括物理地址发生器、段寄存器、段描述符高速缓冲存储器等。它是80286 CPU中的地址管理部件。5555第2章 微型计算机组成及微处理器功能结构当80286 CPU运行于实地址方式时，与8086 CPU一样，AU负责将段地址与偏移地址组合起来形成20位物理地址。当80286 CPU运行于保护方式时，每次对存储器存取操作(包括指令代码预取)时，AU都必须做许可性检查和当前任务的段限制检查，以便测试本次存储器存取操作是否违反了存储器保护机制。若检查后存储器的存取操作是允许的，则AU就将逻辑地址(或虚拟地址)转换成BIU使用的物理地址。为了实现存储器存取操作的保护功能和加速逻辑地

37、址向物理地址的转换，AU中设置了一个段描述符高速缓冲存储器。它可以与CPU中其他部件并行工作，不需要单独占用CPU时间，且具有高速性能。5656第2章 微型计算机组成及微处理器功能结构3)指令部件(IU)IU包括指令译码器和已译码指令队列。当BIU从程序代码段预取来指令字节后，指令部件就将指令字节从预取队列中取出，送入指令译码器。指令译码器将每个指令字节译码变成69位的内码形式，并存入已译码指令队列中。已译码指令队列共可保存3条被译码指令的内部码，即容量为(693)位。5757第2章 微型计算机组成及微处理器功能结构4)总线接口部件(BIU)BIU包括总线接口电路、预取器和6 B的预取队列。B

38、IU负责处理CPU和系统总线之间的所有通信和数据传输。也就是说，BIU处理对存储器和I/O设备进行访问时的总线操作，包括产生总线操作时使用的地址、命令和数据信号。5858第2章 微型计算机组成及微处理器功能结构与8086/8088 CPU一样，在CPU不使用总线进行操作数存取的空闲时间，BIU中的预取器从内存程序区中预取代码存入6 B的预取队列中。只要预取队列中至少有2B为空时，便可开始预取操作。由于执行指令时，执行部件必须等待数据从内存取出(如果需要)后方能执行运算，因而数据存取请求与预取指令请求同时发生时，BIU将优先处理数据存取操作。控制转移类指令将使6 B预取队列清零，并从转移到的目标

39、地址开始预取新的指令。5959第2章 微型计算机组成及微处理器功能结构2.2.3 8086/8088的存储器组织及其寻址1数据在存储器中的存储情况前已叙及，数据在内存中以字节为单位进行存储，即将存储器空间按字节地址号顺序排列，称为字节编址。8086/8088 CPU有20根地址线，能寻址1MB(220B)的存储空间。地址码是一个不带符号的整数，1MB存储空间的地址范围为0(220-1)。用十进制表示时地址范围为01048576；但习惯使用十六进制表示，即0000HFFFFH。虽然存储器是按字节编址的，但在实际应用中，8086/8088的一个变量可以是一个字节、一个字或一个双字等。6060第2章

40、 微型计算机组成及微处理器功能结构1)字节数据数据位数为8位，对应的字节地址可以是偶地址，也可以是奇地址。当CPU存取某字节数据时，只要给出对应的实际地址即可。6161第2章 微型计算机组成及微处理器功能结构2)字数据连续存放的两个字节数据构成一个16位的字数据。8086/8088中规定：字的高8位字节存放在高地址，字的低8位字节存放在低地址，且将低位字节的地址作为该字的地址。图2.8示出字、字节地址和位的约定。显然，字地址可以是偶数的，也可以是奇数的。8086中还规定：若一个字的地址为偶地址，即偶地址对应低位字节，奇地址对应高位字节，则符合这种规则存放的字数据称为“规则字”。否则，若一个字的

41、地址为奇地址，则称该字数据为“非规则字”。6262第2章 微型计算机组成及微处理器功能结构图2.8 地址与位号的约定6363第2章 微型计算机组成及微处理器功能结构3)双字数据连续存放的两个字(4个字节)数据构成一个32位的双字数据。双字数据是以字为单位的。因此，它的存放规则及其地址也符合字数据的规定，即以最低位字节地址作为该双字的地址。6464第2章 微型计算机组成及微处理器功能结构2存储器的分段结构和物理地址的形成8086/8088 CPU的地址总线为20位，可寻址的最大内存空间为1MB。每个存储单元的地址信号均为20位二进制码，称为物理地址。当CPU与某存储单元交换信息时，必须给出该单元

42、物理地址，才能进行存取操作。8086/8088 CPU的内存储器采用分段结构，将1MB的内存空间分为若干段，每个段的字节数视需要而定，可多可少，但最多为64KB。段的起始地址(段首址)规定为：最低4位为0，高16位为段寄存器内容(称为段基址或段地址)。段地址可以存放在代码段寄存器(Code Segment，CS)、堆栈段寄存器(Stack Segment，SS)、数据段寄存器(Data Segment，DS)和附加段寄存器(Extra Segment，ES)中。6565第2章 微型计算机组成及微处理器功能结构在1MB的存储空间中，可以有216个段地址，任意相邻的两个段地址最少只相距16个存储单

43、元。段内存储单元的址址可以用相对于段首位的16位偏移量来表示，这个偏移地址称为当前段内的偏移地址。用段地址(段寄存器内容)及偏移地址来指明某一内存单元地址时，称为以逻辑地址表示内存地址。逻辑地址的表示格式为段地址：偏移地址6666第2章 微型计算机组成及微处理器功能结构例如，C018：FE7F表示段地址为C018H，偏移地址为FE7FH。已知逻辑地址，可求出对应的20位物理地址(见图2.9(a)：物理地址=段地址10H+偏移地址因此，若逻辑地址为C018：FE7F，则物理地址为CFFFFH，见图2.9(b)。存储器的分段结构在编程中稍嫌麻烦，但为模块化程序、多道程序及多用户程序的设计提供了方便

44、。6767第2章 微型计算机组成及微处理器功能结构图2.9 20位物理地址的构成及寻址举例6868第2章 微型计算机组成及微处理器功能结构8086/8088 CPU中BIU的加法器即用来完成物理地址的计算。段地址总是由段寄存器提供，CPU可通过对4个段寄存器来访问4个不同的段，一个段最大可包括一个64KB的存储器空间。由于相邻两个段首地址最少只相距16个单元，所以段与段是可以互相覆盖的。图2.10所示为一种分段的情况。在程序中，指令和数据所使用的地址都是相对于段首址(也称段基址)来安排的。只要改变段的基址，就改变了程序在存储器中的位置。6969第2章 微型计算机组成及微处理器功能结构图2.10

45、 分段的实例(图中堆栈段和数据段在此例中是重叠的，这用在存储共享的情况下)7070第2章 微型计算机组成及微处理器功能结构3按信息的分段存储及分段寻址在存储器中存储的信息可分为程序指令、数据和计算机系统的状态等信息。为了寻址和操作的方便，存储器的空间可按信息特征分段存储。所以一般将存储器划分为：程序区、数据区、堆栈区。在程序区中存储程序的指令代码；在数据区中存储原始数据、中间结果和最后结果；在堆栈区存储压入堆栈的数据或状态信息。8086/8088 CPU中通常按信息特征区分段寄存器的作用。如代码段寄存器(CS)存储程序存储器区的段地址；数据段寄存器(DS)和附加段寄存器(ES)存储源和目的数据

46、区的段地址；而堆栈段寄存器存储着堆栈区的段地址。7171第2章 微型计算机组成及微处理器功能结构在8086/8088 CPU中，设置四个段寄存器的目的除了扩充寻址范围外，还为了便于存储器的读/写操作。7272第2章 微型计算机组成及微处理器功能结构1)对程序区的访问程序可以放在单独划开的存储器区，此区称为程序存储区。在执行程序时需要有单独的段寄存器指定程序的段地址，利用指令指针(IP)作为程序段内的偏移量来控制取指令的地址。当前取指令的物理地址等于代码段寄存器(CS)的内容左移四位(即10H)后的值加上指令指针(IP)的内容。如图2.11(a)所示。由于程序区独立划分后，可以把不同的作业，以至

47、不同任务的程序分别放在不同的程序区，因而在作业或任务开始执行时，只要改变代码段寄存器的内容，就可以实现程序区的再定位作用。7373第2章 微型计算机组成及微处理器功能结构图2.11 分段寻址示意图7474第2章 微型计算机组成及微处理器功能结构2)堆栈区的操作不同的任务程序区往往要求有对应的堆栈区，以便在执行程序时进行各自的堆栈操作。程序更新时堆栈区也随之更新，所以需要独立的指定堆栈区的堆栈段寄存器(SS)。堆栈操作所指的物理地址等于堆栈段寄存器内容左移四位(即10H)后，加上堆栈指针(SP)的内容，如图2.11(b)所示。3)对数据区访问不同任务的程序也最好有与之相对应的数据区，在执行指令时

48、对区内的数据进行存取操作，所以要设置数据段寄存器(DS)。实际操作数物理地址等于数据段寄存器的内容左移四位，加上基址寄存器(BX)的内容或通过寻址获得的有效地址(EA)，如图2.11(c)所示。7575第2章 微型计算机组成及微处理器功能结构4)字符串操作在字符串操作时，是对存储器中两个数据块进行传送。这时需要在一条指令中同时指定源和目的两个数据区。因此，采用了指定源数据区的数据段寄存器(DS)和指定目的数据区的附加段寄存器(ES)。字符串的当前源、目的数的寻址方法如图2.11(d)所示。7676第2章 微型计算机组成及微处理器功能结构表2.1列出了各种访问存储器类型时所使用的段寄存器和段内偏

49、移地址的来源。有关说明如下：(1)访问存储器时所用的段地址可以由指令中隐含的段寄存器提供，也可以由“可更换的段寄存器”提供。所谓指令中隐含的段寄存器，是指取指令及执行指令时CPU会自动选择的段寄存器。有些访问存储器的操作在指令之前插入一个字节的“段更换”前缀，就可以使用其他的段寄存器，这就为访问不同的存储器段提供了灵活性。7777第2章 微型计算机组成及微处理器功能结构有些类型访问存储器不允许进行“段更换”。如指令中隐含的由CS、SS及ES提供的段地址就不能更换其他段寄存器。又如指令MOV AX，2100H，是一般数据传送类指令，隐含的段地址存放在段寄存器(DS)中，操作内容是：将DS所指数据

50、段内，偏移地址为2100H的存储单元的内容传送到AX寄存器中。若在存储器操作数前加一个段更换前缀，即 MOV AX，ES:2100H，则源操作数便被指定为在ES段寄存器所指定的数据段内。7878第2章 微型计算机组成及微处理器功能结构(2)段寄存器DS、SS和ES的内容可以通过传送类指令置入或者进行变更。但代码段寄存器CS与上述三个段寄存器不同，由于它的内容是当前程序指令字节地址的一部分(另一部分为指令指针的内容)，因而只能通过JMP、CALL、RET、INT和IRET等指令或ASSUME伪指令来改变。(3)段内偏移地址的来源除由IP、SP、SI和DI寄存器提供外，还可由寻址方式求得的有效地址