《数字电路与EDA设计》课件第9章设计实现和时序仿真.ppt

上传人（卖家）：momomo

文档编号：7873427

上传时间：2024-08-29

格式：PPT

页数：102

大小：6.87MB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

15 文币

交易提醒：下载本文档，相应价格的文币将全额进入上传人（卖家）的账号。立即下载优惠套餐（点此详情）

【下载声明】
1. 本站全部试题类文档，若标题没写含答案，则无答案；标题注明含答案的文档，主观题也可能无答案。请谨慎下单，一旦售出，不予退换。
2. 本站全部PPT文档均不含视频和音频，PPT中出现的音频或视频标识（或文字）仅表示流程，实际无音频或视频文件。请谨慎下单，一旦售出，不予退换。
3. 本页资料《《数字电路与EDA设计》课件第9章设计实现和时序仿真.ppt》由用户（momomo）主动上传，其收益全归该用户。163文库仅提供信息存储空间，仅对该用户上传内容的表现方式做保护处理，对上传内容本身不做任何修改或编辑。若此文所含内容侵犯了您的版权或隐私，请立即通知163文库（点击联系客服），我们立即给予删除！
4. 请根据预览情况，自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器，压缩文件请下载最新的WinRAR软件解压。

配套讲稿：: 如PPT文件的首页显示word图标，表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
特殊限制：: 部分文档作品中含有的国旗、国徽等图片，仅作为作品整体效果示例展示，禁止商用。设计者仅对作品中独创性部分享有著作权。
关键词：: 数字电路与EDA设计数字电路与EDA设计课件第9章设计实现和时序仿真数字电路 EDA 设计课件实现时序仿真

资源描述：: 图9.5 INPUT JITTER约束值图9.7 OFFSET IN约束图9.12 PlanAhead欢迎界面图图9.13 PlanAhead界面界面工作区域显示了所选择的约束报告，在这份报告的上方，会发现选定的约束和经过映射工具后的获得的最小周期。默认情况下，只有对三条路径时间约束显示，选择其中一个路由可以看到一个包含的器件和路由的极限延迟。图9.18 布局布线后的报告图9.24 在PlanAhead中查看时序路径图9.27 波形显示窗口 1、右击waveform窗口所需的信号，按照需要选择长名或者缩略名。如图9.30所示，拉伸波形第一列以便清楚地查看信号。

展开阅读全文

163文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。