《计算机原理与汇编语言程序设计》课件第8章.ppt

1、第第8 8章章 存储器系统存储器系统第第8 8章章 存储器系统存储器系统8.1 概述概述 8.2 层次存储器系统层次存储器系统 8.3 主存储器主存储器 8.4 高速缓冲存储器高速缓冲存储器(Cache)8.5 虚拟存储器虚拟存储器 习题习题 第第8 8章章 存储器系统存储器系统存储器是一种具有记忆功能的部件，用来存放程序和数据。它是计算机的重要组成部分，是CPU最重要的系统资源之一。存储器中最基本的存储电路可以存储一位二进制信息，称为位或bit，用b表示，它有0和1两种状态。通常把8个bit组合起来使用，称为字节(Byte)，用B表示。字节是存储器基本的存取单位。存储系统和存储器是两个不同的

2、概念。存储系统是由几个容量、速度和价格各不相同的存储器，按一定的体系结构组织起来的系统，以及管理这个系统的软硬件。现代计算机都采用多层次的存储器而构成一个分级的存储系统。第第8 8章章 存储器系统存储器系统8.1 概概 述述随着计算机的发展，存储器在系统中的地位越来越重要。由于超大规模集成电路技术的飞速发展，使 CPU的工作速度提高极快，但存储器的读写速度却滞后于CPU的速度，所以，现代计算机系统的运行速度在很大程度上受到了存储器速度的制约。另外，由于计算机I/O设备的不断增多，以及数据库系统的应用，都使得存储器的地位更为重要。从某种意义上讲，存储器的性能已成为计算机系统的核心。第第8 8章章

3、 存储器系统存储器系统8.1.1 存储器的分类存储器的分类存储器种类繁多，分类的方法有许多种。1.按存储介质分类按存储介质分类计算机中用来存储二进制信息“0”和“1”的物质称存储介质。一般只要具有两个明显稳定物理状态的器件都可以用来存放二进制信息，但作为计算机的存储器，要考虑的还有能与电信号转换、便于读写、速度快、可靠性高等因素。计算机中最早使用的存储器是磁芯存储器。随着计算机技术的发展，目前计算机中使用的存储器多为半导体存储器和磁表面存储器。近年来，由于超导技术、激光技术的出现，又产生了新型的存储介质。第第8 8章章 存储器系统存储器系统1)半导体存储器存储元件由半导体器件组成的存储器称为半

4、导体存储器。其特点是容量大、存取速度快、体积小、功耗低、集成度高、价格便宜、维护简单。按材料的不同半导体存储器又可分为双极型(Bipolar)半导体存储器和MOS型(Metal-Oxide-Semiconductor)半导体存储器两种。前者具有存取速度快，但功耗大、集成度低、价格较高的特点；后者的集成度较高，并且制造简单、成本低廉、功耗小，适合构成大容量的存储器，故MOS半导体存储器被广泛应用。2)磁表面存储器磁表面存储器是在非磁性的金属或塑料基体表面上涂一层极薄的磁性材料作为记录介质，它们利用磁层的不同磁化状态来表示“0”或“1”，工作时磁层随载磁体高速运转，用磁头在磁层上进行读写操作，故称

5、为磁表面存储器。第第8 8章章 存储器系统存储器系统按载磁体形状的不同，可分为磁带存储器、磁盘存储器和磁鼓存储器，目前主要使用磁盘存储器。磁表面存储器的突出优点是存储容量大、位价低、记录介质可以重复使用、非破坏性读出。磁表面存储器记录的信息可以长期保存而不会丢失，甚至可以脱机存档，所以是非易失性存储器。这种存储器的缺点是存取速度慢、机械结构复杂、对工作环境要求较高。3)光盘存储器光盘存储器是应用聚焦激光束在盘式介质(磁光材料)上记录高密度信息，以介质材料的光学性质(如反射率、偏振方向)的变化来表示所存储信息的“1”或“0”。CD、VCD、DVD都是光盘存储器。光盘存储器记录密度高、耐用性好、可

6、靠性高和互换性强，但存取时间长，数据传输率低。这种存储器具有非易失性的特点。第第8 8章章 存储器系统存储器系统2.按存取方式分类按存取方式分类1)随机存储器RAM(Random Access Memory)RAM是一种可读写存储器，其特点是可以在任何时间访问存储器中任何一个存储单元，存取时间与存储单元的物理位置无关。计算机系统中的主存都采用这种随机存储器。由于存储信息原理的不同，RAM又分为静态RAM和动态RAM。RAM的缺点是数据的易失性，即一旦掉电，所存的数据便全部丢失。2)只读存储器ROM(Read Only Memory)只读存储器只能从存储器单元读取数据，不能用随意简单的方法对其内

7、容进行改写。而且ROM掉电后，其内部信息不会丢失(非易失性)，所以可用来存放一些固定的数据或程序，这些信息可以在出厂前由生产厂家直接写在器件中。第第8 8章章 存储器系统存储器系统只读存储器分为掩膜型只读存储器MROM(Masked ROM)、可编程只读存储器PROM(Programmable ROM)、可擦除可编程只读存储器EPROM(Erasable Programmable ROM)、用电可擦除可编程的只读存储器EEPROM(Electrically Erasable Programmable ROM)以及快擦型存储器Flash Memory。Flash Memory具有EEPROM的特

8、点，而速度比EEPROM快得多。3)顺序存取存储器顺序存取存储器是只能按某种顺序来访问存储单元，存取时间和存储单元的物理位置有关。这种存储器由于信息所在位置不同，读写的时间不相同。如磁带存储器，不论信息处在哪个位置，读写时必须从其介质的始端开始按顺序寻找。第第8 8章章 存储器系统存储器系统4)直接存取存储器(半顺序存取存储器)直接存取存储器介于随机存储器和顺序存取存储器之间，在访问存储器时先随机访问一个信息区域，然后在指定区域内用顺序方式进行数据存取。如磁盘存储器，在对磁盘进行读写时，首先直接找到磁盘中的某个小区域(磁道)，然后再顺序存取操作。3.按在计算机中的作用分类按在计算机中的作用分类

9、1)主存储器主存储器简称主存，又叫内存储器(内存)，用来存放正在执行的程序和数据。它可以与CPU直接交换数据，存取速度较快。但容量较小，位价较高。主存主要是采用半导体的随机存储器。第第8 8章章 存储器系统存储器系统2)辅助存储器辅助存储器简称辅存，也称为外存，用来存放暂不执行或还没被处理的程序或数据，是主存储器的后援存储器。辅存不能和CPU直接交换信息，只能与主存成批量交换信息，外存的信息只有在调入主存后才能被CPU访问。辅存的特点是容量大、可靠性高、位价低，可以脱机保存信息，但存取速度慢。常用的辅助存储器有磁表面存储器和光盘存储器。3)高速缓冲存储器(Cache)高速缓冲存储器介于CPU和

10、主存这两个速度不同的部件之中，在它们信息交换时起缓冲作用。这种存储器用来存放当前最活跃的程序段和数据，由静态MOS存储器构成，特点是速度快，但容量小。主存和高速缓冲存储器一起构成计算机的内存储器(内存)，是CPU能直接访问的存储器。第第8 8章章 存储器系统存储器系统4)控制存储器(Control Memory)控制存储器简称控存，在微程序控制器的计算机中用于存放指令的微程序。控制存储器一般由只读存储器(ROM)构成，属于控制器的一部分。4.按信息可保存性分类按信息可保存性分类1)易失性存储器断电后，存储的信息会消失的存储器称为易失性存储器。RAM属于易失性存储器。2)非易失性存储器断电后，信

11、息不会消失，仍然保存在存储器中的存储器称为非易失性存储器。ROM、Flash Memory、光盘存储器和磁表面存储器等均为非易失性存储器。第第8 8章章 存储器系统存储器系统8.1.2 主存的技术指标主存的技术指标1.存储容量存储容量 存储容量是指存储器所能容纳的二进制信息总量。存储容量越大，存储的信息量也就越大，计算机运行的速度也就越快。存储器是由许多存储单元组成的，每个存储单元都有一个编号，称为单元地址，主存各存储单元的空间位置是由单元地址来表示的。每个存储单元可存放二进制数的位数称为存储单元的长度。一个存储单元可以存放一个字的，称字存储单元；存放一个字节的称字节存储单元。第第8 8章章

12、存储器系统存储器系统不同的计算机，存储器的编址方式有所不同，这样就出现了字、字节与地址之间的不同编址关系。如果一个存储单元存放的是字，则称按字寻址，根据存储单元地址读出的是一个字的信息。如果一个存储单元存放的是字节，则称按字节寻址，根据存储单元地址读出的就是一个八位的二进制数。通常计算机系统既可按字寻址，也可按字节寻址。以IBM370为例，其字长为32位，可按字节寻址。它的每一个存储字包含4个可独立寻址的字节，其地址分配如图8-1(a)所示。字地址是用高位字节的地址来表示的，因此，字地址是4的整数倍，正好用地址码的末两位来区分同一字的4个字节的位置。但对PDP-11机而言，其字地址是2的整数倍

13、，它用低位字节的地址来表示字地址，如图8-1(b)所示。第第8 8章章 存储器系统存储器系统图8-1 存储器的不同编址方式 第第8 8章章 存储器系统存储器系统因为字长都是字节的整数倍，所以现在的存储器大都是按字节寻址。存储器的容量指的是存储器所能容纳的最大字节数。目前计算机的内存容量一般为14 GB。2.存储速度存储速度 衡量存储器存储速度的指标有以下几个：1)存取时间 存取时间又叫存储器的访问时间(Memory Access Time)，记为TA。它是指启动一次存储器操作(读或写，也称为访问)到该操作完成所需的全部时间。存取时间分读出时间和写入时间两种。读出时间是从存储器接收到有效地址开始

14、，到产生有效输出所需的全部时间。写入时间是从存储器接收到有效地址开始，到数据写入被选中单元为止所需的全部时间。这两个时间是相等的。第第8 8章章 存储器系统存储器系统存取时间取决于存储介质的物理特性及所使用的读出机构的特性。2)存储周期 存储器进行一次完整的读写操作所需的全部时间，称为“存取周期”。或者说，存取周期是指两次连续的存储器操作(如两次连续的读操作)之间所需要的最小时间间隔，用TM表示。存取周期往往比存取时间要大。比如动态随机存储器，在每次读操作时，原来的信息会被破坏，必须要恢复后才能再次读写，而那些非破坏性读出的半导体存储器，也需要有一段“修复时间”，使存储器恢复稳定的状态，才能对

15、存储器进行下一次访问。所以，一般情况下，存储周期越短，计算机运行的速度才能越快。第第8 8章章 存储器系统存储器系统3)存储器带宽 单位时间内存储器可读写的字节数(或二进制的位数)称为存储器的带宽，记作Bm。带宽除了与存储周期有关外，还与存储器一次可读写的二进制位数有关。若存储器的字长为W位，则Bm=W/TM。带宽Bm反映的是存储器的数据吞吐速率，常称为存储器的“数据传输率”。除了上述三个主要的指标外，存储器还有一些其他的指标，如功耗、可靠性、价格等。第第8 8章章 存储器系统存储器系统8.2 层次存储器系统层次存储器系统存储器有三个主要特性：速度、容量和价格/位(简称位价)。任何计算机系统，

16、对存储器的要求都是：尽可能快的读写速度，尽可能大的存储容量，尽可能低的成本。一般来说，要求存储器速度很高，存储容量就不可能很大，价格也不可能很低；如果要求存储器容量很大，存储速度就不可能很高，成本也不能很低。这三者之间是相互矛盾、彼此制约的，很难在同一个存储器中同时满足这些要求。因此，在计算机系统中，常采用几种不同类型的存储器，构成多级存储体系，利用各级存储器的特点来适应不同层次的需要。为了能较好地满足上述三个方面的要求，有效的办法是采用由不同介质形成的存储器构成存储器的层次结构。第第8 8章章 存储器系统存储器系统半导体存储器速度快，可作内存储器，直接与CPU交流数据，但价格高，容量不能做得

17、太大；磁盘存储器价格较便宜，可以把容量做得很大，但由于存取速度较慢，不能直接与CPU交换信息，因此作为外存储器，存放大量程序、原始数据和运行结果。计算机在执行某个程序时，仅把相关的程序和原始数据从外存调入容量较小的内存，通过内存送入CPU进行高速的数据处理，然后将最终结果通过内存写入外存。这样的配置价格适中，综合存取速度则较快。为解决高速的CPU与速度相对较慢的主存的矛盾，还可使用高速缓存。它采用速度很快、价格更高的半导体静态存储器，存放当前使用最频繁的指令和数据。当CPU从内存中读取指令和数据时，也将同时访问高速缓存。如果所需信息在高速缓存中，就能立即获取；如没有，再从主存中读取。高速缓存中

18、的内容要根据实际情况及时更新。这样，就可以通过增加少量成本使内存获得很高的速度。第第8 8章章 存储器系统存储器系统把上述几种存储器结合起来、互相补充，按照一定的体系结构进行组合，就可得到一个分级存储结构的存储系统，这样一来，就解决了存储器的存储容量、速度和价格之间的矛盾。图8-2是一个三级存储体系的结构图。图中由上至下，每位的价格越来越低，速度越来越慢，容量越来越大，CPU访问的频度也越来越低。主存用来存放要参与运行的程序和数据，其速度与CPU速度差距较大，为了使它们之间速度更匹配，在主存与CPU之间插入了一种比主存速度更快、容量更小的高速缓冲存储器Cache，其位价高于主存。主存与缓存之间

19、的数据调动是由硬件自动完成的，对程序员是透明的。第第8 8章章 存储器系统存储器系统图8-2 三级存储体系 第第8 8章章 存储器系统存储器系统辅助存储器的容量比主存大很多，主要用来存放暂时未用到的程序和数据文件。CPU不能直接访问辅存，辅存只能与主存交换信息，因此辅存的速度可以比主存慢得多。辅存与主存之间信息的调动由硬件和操作系统来实现。辅存的位价是最低廉的。实际上，存储器的层次结构主要体现在Cache主存、主存辅存这两个存储层次上，如图8-3所示。从CPU角度来看，“Cache主存”这一层次的速度接近于缓存，高于主存，其容量和位价却接近于主存，这解决了速度和成本的矛盾。“主存辅存”这一层次

20、，速度接近于主存，容量接近于辅存，平均位价也接近于低速、廉价的辅存位价，这解决了速度、容量、价格这三者的矛盾。使用上述三级存储体系，从CPU看，整个存储系统的速度接近于上层的高速缓冲存储器(最高)，容量及成本却是接近最低层的辅助存储器(最低)，这大大提高了计算机系统的性能价格比。第第8 8章章 存储器系统存储器系统图8-3 存储器的层次结构 第第8 8章章 存储器系统存储器系统三级结构存储器的运行原理是建立在程序局部性原理上的。根据这个原理才有可能把计算机频繁访问的信息放在高速的存储器中，而把不经常使用的信息放在低速、低价的存储器中。程序局部性原理是指在一小段时间内，程序所要用到的指令或数据的

21、地址往往集中在一个局部区域内，因而对局部范围内的存储器地址频繁访问，而对此范围外的地址极少访问的现象。程序的局部性原理主要体现在以下三个方面：(1)时间方面：在一小段时间内，最近被访问过的程序和数据很可能再次被访问，即当前正在使用的信息很可能是后面立刻就要使用的信息。程序循环和堆栈等操作中的信息便是如此。第第8 8章章 存储器系统存储器系统(2)空间方面：这些最近被访问过的程序和数据，往往集中在一小片存储区域中。以顺序执行为主流的程序和数据(如数组)就是如此。(3)在指令执行顺序方面：指令顺序执行比转移执行的可能性要大。这样一来，就有可能把要使用的程序和数据，按其使用的急迫和频繁程度，分时间段

22、、分批量、合理地调入存储容量不同、读写速度不同的存储器部件中，并由计算机硬件、软件自动地统一管理与调度。比如，存储系统把CPU最近一小段时间要频繁、高速使用的信息同时存储在高速缓冲存储器中，这样CPU就可以通过访问高速缓冲存储器来快速完成读写操作，不至于拖慢CPU的运行速度。第第8 8章章 存储器系统存储器系统8.3主主 存存 储储 器器主存储器(简称主存)又叫内存储器，主要是由半导体存储器组成的。主存的性能在很大程度上影响了整个计算机系统的性能。8.3.1 主存储器与主存储器与CPU的连接的连接主存储器通过地址总线、数据总线、控制总线与CPU连接在一起，如图8-4所示。存储芯片与CPU芯片相

23、连时，特别要注意它们片与片之间的地址线、数据线和控制线的连接。第第8 8章章 存储器系统存储器系统图8-4 主存与CPU的连接 第第8 8章章 存储器系统存储器系统1.地址线的连接地址线的连接地址总线用于选择主存储器的一个存储单元(字或字节)，其位数决定了可以访问的存储单元的最大数目，称为最大可寻址空间。例如，当采用字节寻址时，20位的地址可以访问1 MB的存储空间，32位的地址可访问4 GB的存储空间。存储芯片容量不同，其地址线数也不同，而CPU的地址线数往往比存储芯片的地址线数要多。通常总是将CPU地址线的低位与存储芯片的地址线相连。CPU地址线的高位或作存储芯片扩充时用，或作其他用法，如

24、作片选信号等。例如，设CPU地址线为16位A15A0，1 K4位的存储芯片仅有10根地址线A9A0，此时，可将CPU的低位地址A9A0与存储芯片地址线A9A0相连，而将CPU的高位地址线接在译码器上，用来选择存储芯片。第第8 8章章 存储器系统存储器系统2.数据线的连接数据线的连接数据总线实现计算机与存储器之间的数据传送，数据总线的位数(总线的宽度)决定了计算机一次能够同时传送二进制数的位数。CPU的数据线数与存储芯片的数据线数也不一定相等，这时必须对存储芯片进行位扩展，使其数据位数与CPU的数据线数相等。3.读读/写命令线的连接写命令线的连接读(read)和写(write)是控制信号，控制存

25、储器向CPU传送数据或接收CPU来的数据。CPU读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。第第8 8章章 存储器系统存储器系统4.片选线的连接片选线的连接片选信号的连接是存储芯片能否正确工作的关键。由于存储器由许多存储芯片组成，因此只有片选信号有效的芯片才能与CPU进行数据交换。片选信号与CPU的控制信号以及地址线均有关。在CPU内部设有两个寄存器，即MAR(Memory Address Register，地址寄存器)和MDR(Memory Data Register，数据寄存器)，用来暂存寻址存储器的地址信息和与存储器交换的数据信息，以解决存储器与CPU

26、工作速度不匹配的问题。第第8 8章章 存储器系统存储器系统当要从某存储器单元读信息时，首先由CPU将该单元的地址送到MAR，经地址总线送至主存，然后发读命令。主存接到读命令后，将对应地址单元的内容读出，送到数据总线上，再由数据总线传送至指定位置。若要向主存写入一个信息，同样CPU将该字所在主存单元地址经MAR送到地址总线，并将信息送入MDR，然后向主存发出写命令，主存接到命令后，便将数据线上的信息写入到对应地址线指出的主存单元中。8.3.2 主存储器的组成主存储器的组成主存的实际结构如图8-5所示，它是由存储体、驱动电路、地址译码器、读写放大电路和控制电路组成的。第第8 8章章 存储器系统存储

27、器系统图8-5 主存储器的组成 第第8 8章章 存储器系统存储器系统1.存储体存储体存储体是存储器的核心，程序和数据都放在存储体中。它是由许多存储单元集合形成的，通常把这些存储单元排成矩阵的形式。如果存储体有m个存储单元，每个存储单元有n位二进制位，则这个存储体就是由mn个存储元件组成的。2.地址译码器地址译码器地址译码器的功能是把地址线送来的地址信号翻译成对应存储单元的选择信号，译码器的输出线叫字选择线(字线)。由于一个n位的地址码，对应于2n根字线，所以地址译码器是一种2n中选1的逻辑电路。地址译码方式有单译码和双译码两种。第第8 8章章 存储器系统存储器系统1)单译码方式(一维地址译码或

28、线选方案)单译码方式只有一个地址译码器。容量为M个字(每个字为b位)的存储器，排列成M(行)b(列)的矩阵，矩阵的每一行对应一个字，它们公用一根字选择线W。地址译码器使K位地址线译码成2K根字线，即M=2K。字线选中某个字长为b的存储单元，经过b根位线可读出或写入b位的存储信息。在图8-6所示的结构图中，存储体共有248=128个记忆单元，它们排列成字长为4位的16个字。图中的4根地址线经地址译码器译码产生16根字线W0W15。某一字线被选中时，同一行中的各位b0b3都被选中，由读写电路对各位进行读出或写入操作。单译码方式的优点是结构简单，缺点是使用的外围电路多，成本高。这种方式仅适用于小容量

29、的存储器。第第8 8章章 存储器系统存储器系统图8-6 单译码方式第第8 8章章 存储器系统存储器系统2)双译码方式(二维译码或重合译码)双译码方式是把地址分成X(高位，行)和Y(低位，列)接近相等的两部分后，分送两个译码器，分别称行译码器和列译码器，只有同时被X和Y两个译码器的选择线选中的记忆单元，才可以进行读写。双译码方式减少了选择线的数目。比如，对于一个具有m(偶数)根地址线的存储器来讲，如采用一维编址的单译码方式，则需2m根字选线，若采用二维编址的双译码方式，则只需22 m/2根字选线就可以了，这就大大简化了存储器的内部电路。这种方式适用于大容量的存储器。图8-7所示的结构是10241

30、位的存储器，存储体排列成3232的矩阵，地址码共10位，X方向和Y方向各安排5位。第第8 8章章 存储器系统存储器系统图8-7 双译码方式 第第8 8章章 存储器系统存储器系统3.读写放大电路读写放大电路读写放大电路用来对选中的存储元件进行读或写操作，具有放大信息电流的作用。4.控制电路控制电路控制线主要有读/写控制线与片选线两种。读/写控制线决定存储器进行读或写操作；片选线用来选择存储芯片。由于单片存储器芯片的容量是有限的，所以，较大容量的存储器要由多片存储芯片组成，用片选信号来确定被选中的芯片。8.3.3 随机存储器随机存储器随机存取存储器按其存储信息的原理不同，可分为静态存储器(SRAM

31、)和动态存储器(DRAM)两大类。第第8 8章章 存储器系统存储器系统静态存储器中的信息，在不停电的情况下能长时间保存；动态存储器中的信息即使不停电，一段时间后也会消失，因此需要每隔一定的时间对它进行一次刷新，这就是“动态”名字的由来。静态存储器方便、简单、速度快，但集成度较低，功耗较大，成本也较高。动态存储器虽然速度慢，控制电路相对复杂，但其集成度高，成本低，所以动态存储器的应用比静态存储器要广泛得多，一般计算机中用动态存储器作为主存储器。第第8 8章章 存储器系统存储器系统1.静态存储器静态存储器(SRAM)1)静态存储器元件存储器中用于存放“0”或“1”信息的电路叫做存储器元件。静态随机

32、存储器的存储元件是双稳态电路，是利用双稳态电路的两个状态来记录信息“1”和“0”的。双稳态触发器的两个状态极为稳定，只要不断电，状态就不会改变，所以静态存储器存储的信息不容易丢失，使用方便。图8-8所示是一个6管MOS静态存储器基本单元电路。图中T1、T2为工作管，T3、T4是负载管，T5、T6作为开关管。T1T4构成双稳态触发器，两个稳定状态分别表示“1”或“0”。如果用A=1、B=0表示信息“1”，则A=0、B=1就表示信息“0”。第第8 8章章 存储器系统存储器系统图8-8 静态存储元件 第第8 8章章 存储器系统存储器系统T5、T6为开关管，当字选择线W为高电平时，T5、T6管导通，A

33、点和B点分别与内部数据线D和(也称位线)接通，可进行读/写操作；字线W为低电平时，T5、T6管截止，触发器与位线隔离，保持原来的记忆状态不变。在读出时，W选择线为高电平，T5、T6导通，若原来的信息是“1”，A点为高电平，B点为低电平，A点与D接通，则D就为高电平，读出“1”；如果存储的信息是“0”，A点是低电平，B点是高电平，B点与接通，则就为高电平，读出“0”。读出信息时，双稳态触发器的状态不受影响，是非破坏性读出。DDD第第8 8章章 存储器系统存储器系统在写入时，首先将要写入的数据通过外部数据线送到位线上。被选中单元的字线W为高电平，T5、T6导通，位线上的数据通过T5、T6管送到触发

34、器的A点与B点。若写入的是“1”，位线D使A点为高电平，这时T2导通，B点为低电平，同时T1截止，而T1的截止使A点更好地维持高电平，这使得状态很稳定；若写入的是“0”，位线使B点为高电平，T1导通，A点为低电平。写入结束，状态保持。但如果电源掉电后又恢复供电，掉电前写入的信息将会消失，因此SRAM被称为易失性存储器。2)静态存储芯片的结构Intel 2114是1 K4位的静态存储器芯片，它的外部特性如图8-9所示。D第第8 8章章 存储器系统存储器系统图8-9 Intel 2114的引脚第第8 8章章 存储器系统存储器系统A0A9：地址线，决定芯片1 K的容量。I/O1I/O4：双向数据线，

35、对应芯片每个存储单元的4位二进制位。：片选信号，低电平时选中。：写允许信号，低电平写入，高电平读出。Vcc：电源，接+5 V电压。GND：接地端。Intel 2114的内部结构如图8-10所示。CSWE第第8 8章章 存储器系统存储器系统8-10 Intel 2114的内部结构 第第8 8章章 存储器系统存储器系统2114的存储体一共有4096个存储元件，排列成6464矩阵，6位行地址(A3A8)经行译码器输出后产生64条选择线，每一条选择线选中一行的存储元件，将每行64个存储元件分成4组，每组4位，对应4根数据线I/O1I/O4作为一个存储单元。由图8-10可见，行地址经译码后可选中某一行；

36、4位列地址(A0、A1、A2、A9)由列译码器译码后产生一个列选信号，选中16组中其中一组的4位，同时进行读写。3)存储容量的扩展由于单片存储芯片的容量是有限的，很难满足实际存储容量的需要，因此要想组成一个实际的存储器，就必须将若干片存储芯片连接在一起，这就叫存储容量的扩展。通常有位扩展、字扩展和字位同时扩展三种。第第8 8章章 存储器系统存储器系统(1)位扩展。位扩展是指增加存储字长。当主存储器的容量与单个存储芯片的容量相同而位数不足时，可采用位扩展的方式。位扩展的方法是：多片存储芯片的地址线、片选线、读写线都并联在一起，只把各芯片的数据线连接在系统不同位的数据线上。例如，把8片16 K1位

37、的芯片，组成16 K8位的存储器，如图8-11所示。图中8片16 K1位芯片的地址线A0A13、分别连在一起，每一片的数据线与系统的一根数据线相连，这样就组成了一个16 K8位的存储器。CSWE第第8 8章章 存储器系统存储器系统图8-11 用8片16 K1位芯片扩展成16 K8位存储器 第第8 8章章 存储器系统存储器系统位扩展时，所需芯片数为以图8-11为例，系统的数据位为8位，芯片的数据位为1位，所以即用16 K1位的芯片组成16 K8位存储器时，共需8片存储芯片。(2)字扩展。字扩展是指增加存储器中的容量。当芯片字长与系统相同而容量不足时，就需要使用字扩展。第第8 8章章 存储器系统存

38、储器系统字扩展连接的关键在地址线的连接，因为地址线的数量决定着存储容量，所以系统的地址线数会比芯片的地址线数多。因此，字扩展连接时，将各芯片的读写控制线、数据线并联后与系统的读写控制线、数据线直接连接；各芯片的地址线并联后与系统的低位地址线连接，而系统的高位地址线则与译码器相连，译码器的输出信号作为各芯片的片选信号。图8-12是用4片4 K8位的芯片组成16 K8位存储器的原理图。从图中可以看到，各芯片的地址线(A0A11)与系统的低位地址相连，2-4译码器将来自系统的高两位地址(A12、A13)译码成四路输出信号，分别连到各芯片的片选端。当A12、A13取不同值时，片选译码器的4根输出中只有

39、一根有效，选中一片芯片。CS第第8 8章章 存储器系统存储器系统图8-12 4 K8位的芯片扩展成16 K8位存储器 第第8 8章章 存储器系统存储器系统字扩展时，所需芯片数为以图8-11为例，系统的容量为16 K，芯片的容量为4 K，所以即用4 K8位的芯片组成16 K8位的存储器时，共需4片存储芯片。(3)字位同时扩展。字位同时扩展就是既增加存储器的容量又增加存储器的字长。第第8 8章章 存储器系统存储器系统实际应用中经常遇到的是，存储器芯片的容量和字长均不能满足主存储器的要求，这时要采用字、位同时扩展的方法。为了组成一个存储容量为MN的存储器，则共需容量LK的存储芯片的数量是M/LN/K

40、(nm)。字位同时扩展时，地址线、数据线的连接都要考虑，可以分步实现。图8-13是用8片4 K8的SRAM芯片组成16 K16存储器的连接图。图中分成左右两组，组内完成的是容量扩展，使容量从4 K扩展到16 K，而组间则完成的是位的扩展，从8位扩展到16位，各组的容量分别是16 K8位，两组联合便构成了16 K16的存储器。这个例子也可以先做位的扩展，从8位扩展到16位，再考虑容量扩展，从4 K扩展到16 K，也就是组内做位扩展，组间做容量扩展。第第8 8章章 存储器系统存储器系统图8-13 用8片4 K8的芯片组成16 K16位存储器 第第8 8章章 存储器系统存储器系统2.动态存储器动态存

41、储器(DRAM)1)动态存储器元件动态存储器的存储元件是依靠电容存储或不存储电荷的两个状态来记录二进制信息的，由于电容的绝缘电阻不可能无限大，因此电容存在泄漏电流，会使电荷减少。当电容的电压降到一定程度时，信息就会消失，所以，每隔一定的时间(一般是2 ms)就要对存储体中全部的电容进行充电，以补充所消失的电荷，维持原存信息不变，这个过程称为“刷新”。常见的动态RAM基本单元电路有三管式和单管式两种。图8-14是一个单管动态MOS电路，它由一个MOS管和一个电容C组成。当字线W为高电平时，该存储单元被选中。第第8 8章章 存储器系统存储器系统图8-14 单管动态MOS电路第第8 8章章 存储器系

42、统存储器系统写入时，字线W为高电平，选中存储单元，如写“1”，位线处于高电平，对电容C充电；如写“0”，位线为低电平，电容C上的电荷很快被释放掉。读出时，字线上的高电平使T1导通，若Cs有电荷，经MOS管在数据线(位线)上产生放电电流，读出为“1”；若Cs无电荷，则数据线上无电流，读出为“0”。读操作结束时，原来存储的电荷被释放掉了，存储器的信息被改变，这种读出是破坏性读出。为了在读出后仍能保存原来的信息，动态存储器要在读信息后对电容进行充电，这也是刷新。2)动态存储器芯片图8-15是动态存储器Intel 2164的引脚图。2164是64 K1位的存储芯片。第第8 8章章 存储器系统存储器系统

43、图8-15 Intel 2164引脚图第第8 8章章 存储器系统存储器系统A7A0：地址线，兼做行地址与列地址，分时复用。Din、Dout：数据输入、输出端。：列地址选通信号，低电平有效，将A7A0作为行地址送入芯片内的行地址锁存器。：行地址选通信号，低电平有效，将A7A0作为列地址送入芯片内的列地址锁存器。：片选信号，低电平时选中。：低电平写入，高电平读出。VCC电源：接+5 V电压。GND：接地端。2164的内部结构见图8-16。CASRASCSWE第第8 8章章 存储器系统存储器系统图8-16 2164内部结构图 第第8 8章章 存储器系统存储器系统CASRAS这是一个64 K1位的存储

44、芯片，本需16根地址线，但为了减少芯片封装的引脚数，地址线只有8根，16位的地址信息分两次传送，在行地址选通信号控制下，先将8位行地址送入行地址锁存器，再由列地址选通控制，将8位列地址送入列地址锁存器。64 K1位的存储芯片共有64 K个单管MOS基本单元电路，它们排列成4个128128的矩阵，各配有128个读出放大电路和一套I/O控制电路，如图8-16所示。行地址锁存器和列地址锁存器译码后会分别产生两组选择线，每组128根，只有同时被行译码和列译码选中的矩阵才能进行读写操作。第第8 8章章 存储器系统存储器系统3)动态存储器的刷新为了防止动态存储器由于电容中电荷的泄露导致信息丢失，需要定时对

45、动态存储器进行刷新，也就是给电容按原来存储的信息进行再充电。实质上是先将原存信息读出，再由刷新放大电路根据原来的信息重新写入。目前，大部分动态存储器的刷新间隔时间是2 ms，由专用的刷新电路对每一个存储元件进行再充电。实际操作时，是按行刷新，每次刷新一行，每行的刷新时间与读/写周期相等。如果一个存储矩阵有128行，就要在2 ms的时间内对这128行全部刷新一遍。第第8 8章章 存储器系统存储器系统常用的刷新方式有三种。(1)集中刷新。集中刷新是在2 ms的时间内对全部存储单元集中一段时间进行刷新，刷新时读/写操作停止。例如，一个512行的存储矩阵，读/写周期为0.5 ms，连续刷新512行需要

46、256 s(占512个读/写周期)。在一个刷新周期2 ms内含4000个读/写周期，实际分配是前3488个周期用于读/写操作或维持，后512个周期用于刷新，如图8-17所示。这种刷新方式的优点是主存利用率高、控制简单；缺点是在集中刷新的这段时间内，主存不能进行正常的读写，也就是出现了“死区”。第第8 8章章 存储器系统存储器系统图8-17 集中刷新 第第8 8章章 存储器系统存储器系统(2)分散刷新。分散刷新是将每行存储单元的刷新分散到每个读/写周期内。实际工作时，把存取周期分成两段，前半段用来读写或维持，后半段用来刷新，如图8-18所示。这种刷新克服了集中刷新出现“死区”的缺点，但它并不能提

47、高存储器的工作速度。因为在每次读/写周期之后，都要有一个刷新时间，这样相当于原来的读写时间增加了一倍，反而使存储器的工作效率下降。对512512的存储器，假如原来存储器的读/写周期为0.5 s，那么刷新的时间也是0.5 s，采用分散刷新后存储器的读/写周期变为1 s，读写速度下降了一半。而整个存储体的刷新只要512 s就能全部完成，刷新太频繁。第第8 8章章 存储器系统存储器系统图8-18 分散刷新 第第8 8章章 存储器系统存储器系统(3)异步刷新。异步刷新是采用集中刷新与分散刷新相结合的一种方式。在2 ms的刷新间隔内，先按行数决定行的刷新周期，在每行的刷新间隔时间内刷新一行，如图8-19

48、所示。这样就可以在2 ms的间隔内，将所有的行全部刷新一遍，同时又克服了出现“死区”的不足。例如，对于512512的存储芯片，考虑要在2 ms时间内对512行各刷新一次，则可以每隔3.6 s(2 ms/512)提出一次刷新请求，完成刷新一行存储单元。如果刷新的时间和读/写周期仍为0.5 s，那么每读写6次刷新一行，对每行来说，刷新的间隔时间仍为2 ms。这种刷新可以使用DMA方式，选择CPU不访问主存的时间来进行，这样就没有明显的“死区”。虽然异步刷新的控制比较复杂，但由于可利用系统的DMA功能，所以现在大多计算机系统采用异步刷新方式。第第8 8章章 存储器系统存储器系统图8-19 异步刷新

49、第第8 8章章 存储器系统存储器系统8.3.4 只读存储器只读存储器(ROM)只读存储器的内容预先保存在存储器里，工作时只能读出使用而不能修改。ROM的一大特点是，去除电源后信息也不会丢失，是非易失性存储器，因此在计算机中用来存放一些系统程序、字库或数表等。只读存储器分为掩膜ROM、可编程ROM、可擦除可编程ROM和电擦除可编程ROM等多种。1.掩膜掩膜ROM掩膜ROM采用掩膜工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写。它适合大批量生产。第第8 8章章 存储器系统存储器系统只读存储器实质上是一种单向导通的开关阵列，可由二极管构成，也可由MOS管或双极型晶体管构成。图8-20为

50、MOS型掩膜ROM，其容量为1 K1位，采用双译码驱动。在行选择线与列选择线交叉处，有的有MOS管，有的没有。有MOS管的位，存放信息“1”；没有MOS管的位，存放信息“0”。2.可编程可编程ROM(PROM)可编程ROM允许用户根据需要一次性写入信息。PROM是将熔丝串联在ROM单元电路中。编程写入时，根据需要在写入“0”的器件上通过一个大的电流，将熔丝烧断；写入“1”的器件上则不加大电流，熔丝不断。编程写入由专门的电路进行。一旦写入，只能读出使用，不能再修改。因为已断的熔丝是无法再恢复的，所以PROM只能实现一次编程，不得再修改。PROM如图8-21所示。第第8 8章章 存储器系统存储器系