《数字电子技术 》课件第4章 (3).ppt

1、第4章组合逻辑电路的组成及其分析设计方法第第4章章组合逻辑电路的组成及其分析设计方法组合逻辑电路的组成及其分析设计方法 4.1组合逻辑电路的组成组合逻辑电路的组成 4.2组合逻辑电路的分析方法组合逻辑电路的分析方法 4.3组合逻辑电路的设计方法组合逻辑电路的设计方法 4.4中规模数字集成电路的特点中规模数字集成电路的特点 4.5组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险 第4章组合逻辑电路的组成及其分析设计方法 4.1组合逻辑电路的组成组合逻辑电路的组成 按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。组合逻辑电路可用图41的框图表示。输入

2、信号(变量)为X1,X2,Xn，输出信号（变量)为Z1,Z2,Zm。每一个输出变量都是输入变量X1,X2,Xn的函数，其逻辑表达式可表示为 Z1=f1（X1,X2,Xn）Z2=f2（X1,X2,Xn）Zm=fm（X1,X2,Xn）第4章组合逻辑电路的组成及其分析设计方法图41组合逻辑电路的框图第4章组合逻辑电路的组成及其分析设计方法从以上概念可以知道组合逻辑电路的特点就是：即刻输入，即刻输出。任何组合逻辑电路的逻辑功能可由表达式、真值表、逻辑图和卡诺图四种方法中的任意一种来表示。第4章组合逻辑电路的组成及其分析设计方法4.2组合逻辑电路的分析方法组合逻辑电路的分析方法 分析组合逻辑电路的目的就

3、是要找出电路输入和输出之间的逻辑关系，其分析步骤如下：（1）根据已知的逻辑电路写出逻辑函数表达式（逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑函数表达式。（2）对写出的逻辑函数表达式进行化简，一般采用公式法或卡诺图法。（3）列出真值表，进行逻辑功能说明。以上步骤可用框图表示，如图42所示。第4章组合逻辑电路的组成及其分析设计方法图42组合逻辑电路分析框图 第4章组合逻辑电路的组成及其分析设计方法【例41】分析图43所示电路的逻辑功能。解解（1）写出输出Z的逻辑函数表达式，即 Z1=BA Z2=BA Z=21ZZ=BABA （2）化简 Z=BABA=AB+AB=AB 第4章组合逻辑

4、电路的组成及其分析设计方法（3）列出真值表，进行逻辑功能说明。列出该函数真值表，如表41所示。从表41中可以看出：当A=B时，Z=0；当AB时，Z=1。第4章组合逻辑电路的组成及其分析设计方法图43例41的逻辑电路 第4章组合逻辑电路的组成及其分析设计方法表表41例例41的真值表的真值表 A B Z 0 0 0 0 1 1 1 0 1 1 1 0 第4章组合逻辑电路的组成及其分析设计方法【例例42】试分析图44所示电路的逻辑功能。解解（1）写出逻辑函数表达式，即(2）化简，由卡诺图证实其逻辑函数表达式为最简。（3）列出其真值表，说明功能。由该逻辑函数表达式得出其真值表，如表42所示。由表42可

5、知：当A=B=C时，输出Z=0，其它情况时，输出Z=1，所以此电路是一种输入不一致鉴别器。第4章组合逻辑电路的组成及其分析设计方法图44例42的逻辑电路 第4章组合逻辑电路的组成及其分析设计方法表表42例例42的真值表的真值表 A B C Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 第4章组合逻辑电路的组成及其分析设计方法 4.3组合逻辑电路的设计方法组合逻辑电路的设计方法工程上的最佳设计通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：(1)所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最

6、简单。这样的电路称为“最小化”电路。(2)满足速度要求，应使级数尽量少，以减少门电路的延迟。(3)功耗小，工作稳定可靠。第4章组合逻辑电路的组成及其分析设计方法上述“最佳化”是从满足工程实际需要提出的。显然，“最小化”电路不一定是“最佳化”电路，必须从经济指标和速度、功耗等多个指标综合考虑，才能设计出最佳电路。组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实现。虽然采用中、大规模集成电路设计时，其最佳含义及设计方法都有所不同，但采用传统的设计方法仍是数字电路设计的基础。因此下面先介绍采用设计的实例。第4章组合逻辑电路的组成及其分析设计方法组合逻辑

7、电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些是输出变量，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。即确定在什么情况下为逻辑1，什么情况下为逻辑0。（2）根据逻辑功能列出真值表。（3）根据真值表写出相应的逻辑函数表达式。（4）对逻辑函数表达式进行化简，如命题对门的种类有特殊要求，还要对化简后的表达式进行变换。（5）由最简逻辑函数表达式画出相应的逻辑电路图。第4章组合逻辑电路的组成及其分析设计方法图45组合逻辑电路设计步骤框图 第4章组合逻辑电路的组成及其分析设计方法【例43】设计一个三变

8、量多数表决电路，用与非门实现。解解（1）分析命题，设三变量为A、B、C，将其作为输入端，输出变量为Y，对逻辑变量赋值，A、B、C同意为1，不同意为0，输出变量Y=1表示表决通过，Y=0表示表决未通过。（2）根据题意列出真值表,如表43所示。(3)写出逻辑函数表达式，即 Y=ABC+ABC+ABC+ABC 第4章组合逻辑电路的组成及其分析设计方法(4)化简Y。利用卡诺图化简Y为 YABBCACY=AB+BC+AC由于题意指定用与非门，故变换表达式Y成与非形式，即第4章组合逻辑电路的组成及其分析设计方法（5）画出逻辑电路，如图46所示。表 4.3 例 4-3真值表 A B C Y 0 0 0 0

9、0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 第4章组合逻辑电路的组成及其分析设计方法图46用与非门实现的表决电路 第4章组合逻辑电路的组成及其分析设计方法表表44全减器真值表全减器真值表 An Bn Cn Cn+1 Dn 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 0 0 0 0 1 1 第4章组合逻辑电路的组成及其分析设计方法【例44】设计一个一位全减器。解解(1)列真值表。全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位

10、Cn；有两个输出变量：本位差Dn、本位向高位的借位Cn+1。其框图如图47(a)所示，真值表如表44所示。（2)选器件。选用非门、异或门、与或非门三种器件。(3)写逻辑函数表达式。首先画出Cn+1和Dn的卡诺图，如图47(b)、(c)所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出变量，因此化简时应从整体出发，尽量利用公共项使整个电路门数最少，而不是将每个输出变量化为最简。当用与或非门实现电路时，利用圈0方法求出相应的与或非式为 第4章组合逻辑电路的组成及其分析设计方法nnnnnnnnnnnnnnnnnnnnBACACBCCBACBACBACBAD1当用

11、异或门实现电路时，相应的逻辑函数表达式为 nnnnnnnnnnnnnnnnnnnnnnnCBCBACBCBACBCBACBACCBAD)()(1其中 )(nnCB 为 Dn和 Cn+1的公共项。第4章组合逻辑电路的组成及其分析设计方法图47全减器框图及卡诺图(a)框图；(b)Cn+1;(c)Dn 第4章组合逻辑电路的组成及其分析设计方法(4)画出逻辑电路，如图48所示。图48全减器逻辑图 第4章组合逻辑电路的组成及其分析设计方法【例例45】用门电路设计一个将8421BCD码转换为余3码的变换电路。解解(1)分析题意，列真值表。该电路输入为8421BCD码，输出为余3码，因此它是一个四输入、四输

12、出的码制变换电路，其框图如图49(a)所示。根据两种BCD码的编码关系，列出真值表，如表45所示。由于8421BCD码不会出现10101111这六种状态，因此把它视为无关项。第4章组合逻辑电路的组成及其分析设计方法图498421BCD码转换为余3码的变换框图及卡诺图(a)框图；(b)卡诺图 第4章组合逻辑电路的组成及其分析设计方法表表45例例45的真值表的真值表 A B C D E3 E2 E1 E0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1

13、 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 第4章组合逻辑电路的组成及其分析设计方法(2)选择器件，写出输出函数表达式。题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最佳方案。该电路的化简过程如图49(b)所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为 DEDCDCCDD

14、CEDCBDCBDCBDBCBDCBEBDBCABDBCAE0123)()()(第4章组合逻辑电路的组成及其分析设计方法(3)画逻辑电路。该电路采用了三种门电路，速度较快，逻辑图如图410所示。第4章组合逻辑电路的组成及其分析设计方法图4108421BCD码转换为余3码的电路 第4章组合逻辑电路的组成及其分析设计方法 4.4中规模数字集成电路的特点中规模数字集成电路的特点中规模数字集成电路的特点如下：(1)具有通用型。一个功能部件块通过适当的外部连线，可以实现多种逻辑功能。(2)能“自扩展”。将若干个功能部件块通过适当的连接，可以扩展成位数更多的复杂部件。(3)具有“兼容性”，便于不同品种及功

15、能的电路混合使用。(4)封装电路功耗小，能提高电路的可靠性。(5)输入负载小。由于电路的输入端采用了“缓冲极”，使整个芯片作为外电路的负载，对外电路来说负载量不大。第4章组合逻辑电路的组成及其分析设计方法(6)充分利用了双列直插器件封装的所有引脚，有一些中规模电路有“使能端”（ENABLE）,增强了电路功能及通用性。用中规模集成电路构成的数字系统有以下特点：(1)数字系统的装配密度增加，结构简化，体积缩小，功耗降低。(2)一块中规模集成电路的平均失效时间和小规模集成电路大体是相同的，而电路数量却大为减少，系统平均失效时间就能延长；此外，采用中规模集成电路使系统的焊点数、接插件和连线数大大减少，

16、系统可靠性得以提高。(3)设计数字系统比较容易，生产、排除故障和维修也较简便，且成本低廉，应用方便。第4章组合逻辑电路的组成及其分析设计方法 4.5组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.5.1产生竞争冒险的原因产生竞争冒险的原因在图411（a）所示组合电路中，当忽略门电路M1的延迟时间对电路产生的影响时，由于加在M2的输入信号为互补信号，因此，F始终为“0”电平。任何一个门电路对信号传输都有一定的延迟时间，在信号从输入到输出的过程中，由于不同途径上的门的级数不同，或者每个门平均传输延迟时间的差异，可能会产生逻辑错误。例如图411中由于M1的延迟，A和A两个信号到达M2输入端的时间

17、不同，A的下降沿滞后A的上升沿一定时间，在很短的时间内，M2输出为高电平（干扰脉冲），如图411（b）所示。按照逻辑要求，这个干扰脉冲是不应该出现的。由于干扰脉冲很可能使负载电路发生错误动作，因此将这种现象称为竞争冒险。到达M2的两个输入信号有先有后的现象称为竞争，由此产生的干扰脉冲的现象称为冒险。第4章组合逻辑电路的组成及其分析设计方法图411产生竞争冒险 第4章组合逻辑电路的组成及其分析设计方法4.5.2竞争与冒险的识别竞争与冒险的识别认识竞争与冒险有以下几种方法：(1)代数法。当函数表达式在一定条件下可以简化成F=X+X或F=XX的形式时，X的变化可能引起冒险现象。【例46】试判断如图4

18、12所示的电路是否存在竞争冒险。已知输入变量每次只有一个改变状态。第4章组合逻辑电路的组成及其分析设计方法解解在图412(a)所示电路中，当B=C=1时，输出逻辑函数表达式为 所以图412(a)所示电路中存在竞争冒险。在图412(b)所示电路中，当A=C=0时，输出逻辑函数表达式为 BBBABAY)(2所以图412(b)所示电路中存在竞争冒险。第4章组合逻辑电路的组成及其分析设计方法图412 例4-6用图第4章组合逻辑电路的组成及其分析设计方法(2)用卡诺图法判断。如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，则可能发生冒险现象。如图413所示，其卡诺图示于图413(a)，该图上两卡诺圈相切

19、，当输入变量ABC由111变为011时，F从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为0，则函数值可能按101变化，从而出现毛刺。第4章组合逻辑电路的组成及其分析设计方法图413卡诺图法判断(a)卡诺图相切；(b)变量取值变化 第4章组合逻辑电路的组成及其分析设计方法(3)实验法。两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断，因而发现冒险现象最有效的方法是实验。利用示波器仔细观察在输入信号各种变化情况下的输出信号，发现毛刺则分析原因并加以消除，这是经常采用的方法。第4章组合逻辑电路的组成及其分析设计方法4.5.3消除竞争冒险的方法消除竞争冒险的方法消除竞争冒险的方法主要有以下

20、几种：(1)增加冗余项法。例如给定逻辑函数是 画出逻辑图如图 4.14 所示，当 B=C=1 时，Z=A+A，若 A 从 1 变为 0（或从 0变为 1），则在 M4 的输入端发生竞争现象。如果对函数式进行修改，在式中增加一个乘积项BC（冗余项），即F=AB+AC+BC，其逻辑功能仍不变，但电路中多了一个M5门，如图414所示。当A改变状态时，由于M5门输出的低电平封锁了M4门，故不会产生竞争冒险。第4章组合逻辑电路的组成及其分析设计方法图414 增加冗余项消除竞争冒险第4章组合逻辑电路的组成及其分析设计方法(2)引入封锁脉冲。为了消除因竞争产生的干扰脉冲，可以引入一个负脉冲，在输入信号发生竞争的时间内，把可能产生干扰脉冲的门锁住，如图415（a）中P1负脉冲。P1宽度应大于电路状态的过渡时间t，如图415（b）所示。(3)输出端接入滤波电容。电容对干扰脉冲起到平波作用，使输出端不出现逻辑错误，如图415（a）中的Cf。第4章组合逻辑电路的组成及其分析设计方法图415消除竞争冒险的方法