《电工电子》课件项目五 组合逻辑电路的设计.pptx

1、电工电子技术项目化教程任务目标任务目标学习目标：掌握数字信号的数制与码制的概念；掌握逻辑函数的表示形式；掌握分立式门电路的种类及特性；掌握组合逻辑电路的特点和设计方法 能力目标：具有设计组合逻辑电路的能力任务分析任务分析本任务在学习数字信号的基础知识和逻辑代数的基本概念的基础上，掌握逻辑函数及其表示方法，掌握逻辑门电路的种类和特性，掌握组合逻辑电路的分析方法，能够完成组合逻辑电路的设计。5.1.15.1.1数字信号的基础知识数字信号的基础知识在人们生存的社会环境中，有各种各样的信号，这些信号有的以电的形式出现，有的以声、光、磁、力等的形式出现。目前在信号处理方面以电信号的处理最为方便，技术上也

2、最为成熟。研究电信号的产生与处理的技术就是电子技术。电子技术分为两大部分，其一是模拟电子技术，其二是数字电子技术。从本章开始，研究的就是数字电子技术部分。电子技术研究的对象是载有信息的电信号，以下简称为信号。在电子技术中会遇到多种电信号，按其特点可以将这些信号分为两大类，即模拟信号与数字信号。1.数字信号与模拟信号模拟信号是指：物理量的变化在时间上和数值上都是连续的。把表示模拟量的信号称为模拟信号，并把工作在模拟信号下的电路称为模拟电路。声音、温度、速度等都是模拟量。数字信号是指：物理量的变化在时间上和数值上都是不连续（或称为离散）的。把表示数字量的信号称为数字信号，并把工作在数字信号下的电路

3、称为数字电路。十字路口的交通信号灯、数字式电子仪表、自动生产线上产品数量的统计等都是数字信号。数字信号的特点是：突变和不连续。数字电路中的波形都是这类不连续的波形，通常将这类波形又统称为脉冲。2 脉冲的基本知识（1）描述脉冲的几个名词 1）对于脉冲的波形而言，有脉冲的上升沿与脉冲的下降沿。脉冲波形由低电位跳变到高电位称为脉冲的上升沿；脉冲波形由高电位跳变到低电位称为脉冲的下降沿。2）对于脉冲的变化过程而言，有脉冲的正跳变与负跳变。脉冲波形由低电位跳变到高电位的过程称为脉冲的正跳变；脉冲波形由高电位跳变到低电位的过程称为脉冲的负跳变。3）对于脉冲的极性而言，有正脉冲与负脉冲。如果脉冲出现时的电位

4、比脉冲出现前后的电位值高，这样的脉冲称为正脉冲。如果脉冲出现时的电位比脉冲出现前后的电位值低，这样的脉冲称为负脉冲。4）脉冲的前沿与脉冲的后沿：脉冲出现称为脉冲的前沿；脉冲消失称为脉冲的后沿。5）电平：数字电路中电位的习惯叫法。高电位称为高电平，用UH表示；低电位称为低电平，用UL 表示。（2）矩形脉冲的主要参数在如图9-1（a）所示的波形中，脉冲的上升沿与下降沿都是陡直的，这样的脉冲称为理想的矩形脉冲。理想的矩形脉冲可以用三个参数来描述：1）脉冲的幅度：脉冲的底部到脉冲的顶部之间的变化量称为脉冲的幅度，用Um表示。2）脉冲的宽度：从脉冲出现到脉冲消失所用的时间称为脉冲的宽度，用tw表示。3）

5、脉冲的重复周期：在重复的周期信号中两个相邻脉冲对应点之间的时间间隔称为脉冲的重复周期，用T表示。实际的矩形脉冲往往与理想的矩形脉冲不同，即脉冲的前沿与脉冲的后沿都不是陡直的，如图9-1所示。实际的矩形脉冲可以用如下的五个参数来描述。1）脉冲的幅度Um：脉冲的底部到脉冲的顶部之间的变化量。2）脉冲的宽度tw：从脉冲前沿的0.5Um到脉冲后沿的0.5Um两点之间的时间间隔称为脉冲的宽度，又可以称为脉冲的持续时间。3）脉冲的重复周期T：在重复的周期信号中两个相邻脉冲对应点之间的时间间隔称为脉冲的重复周期。4）脉冲的上升时间t r：指脉冲的上升沿从0.1Um上升到0.9Um所用的时间。5）脉冲的下降时

6、间t f：指脉冲的下降沿从0.9Um下降到0.1Um所用的时间。5.1.2 5.1.2 数制与码制数制与码制1.数制数制，也称为“计数制”，是用一组固定的符号和统一的规则来表示数值的方法。任何一个数制都包含两个基本要素：基数和位权。计数制有许多种，如二进制、十进制、十六进制、六十进制等等。数字电路中经常使用的数是二进制数。常见的编码是8421BCD码。2常用的几种编码 不同的数码不仅可以表示数量的大小，而且可以表示不同的事务。表示不同的事务时，这些数码已经没有数量大小的含义，只是表示不同事务的代号而已，这些数码称为代码。为了便于记忆和处理，在编制代码时总要遵循一定的规则，这些规则称为码制。用4

7、位二进制数码表示1位十进制数时，有多种码制。通常把这种用二进制数码表示十进制数的方法称为二十进制编码，简称BCD码。因为4位二进制数有16种状态，而十进制数只需要10种，从16种状态中选择10种，就有多种组合，这样就有多种编码。十进制数与8421码之间的互相转换。将十进制数转换成8421码的方法是：将每一位十进制数用四位二进制代码表示，按位转换。例如（65）10（0110 0101）8421BCD把8421码转换成十进制数是：将8421码每四位分为一组，每一组对应一位十进制数。例如（10010010）8421BCD（92）105.1.35.1.3逻辑代数逻辑代数逻辑代数是一种描述客观事物逻辑关

8、系的数学方法，是英国数学家乔治.布尔（George Boole）于1847年首先提出来的，所以又称布尔代数。由于逻辑代数中的变量和常量都只有“0”和“1”两个取值，又可以称为二值代数。逻辑代数是研究数字电路的数学工具，是分析和设计逻辑电路的理论基础。逻辑代数研究的内容是逻辑函数与逻辑变量之间的关系。1.逻辑代数中的三种基本逻辑关系（1）逻辑代数中的几个问题 1）逻辑代数中的变量和常量 逻辑代数与普通代数相似，有变量也有常量。逻辑代数中的变量用大写英文字母A、B、C表示，称为逻辑变量。每个逻辑变量的取值只有“0”和“1”两种。逻辑代数中的常量，只有两个“0”和“1”。与普通代数不同的是这里的“0

9、”和“1”不再表示数值的大小，而是代表两种不同的逻辑状态。例如可以用“1”和“0”表示开关的“闭合”与“断开”；信号的“有”和“无”；“高电平”与“低电平”；“是”与“非”等。究竟代表什么意义，要视具体情 况而定。2）正逻辑和负逻辑的规定脉冲信号的高、低电平可以用“1”和“0”来表示。规定：如果高电平用“1”表示，低电平用“0”表示，则称这种表示方法为正逻辑。如果高电平用“0”表示，低电平用“1”表示，则称这种表示方法为负逻辑。（2）基本逻辑关系 逻辑代数中有与、或、非三种基本逻辑关系，分别对应着与、或、非三种基本逻辑运算。1）“与”逻辑“与”逻辑又称为与运算，还可以称为逻辑乘。简单的例子，如

10、图9-2（a）所示，图9-2（b）是“与”逻辑的逻辑符号。图9-2 与逻辑电路和符号把“开关闭合”作为条件，把“灯亮”这件事情作为结果，那么图8-6（a）说明：只有决定某件事情的所有条件都具备时，结果才会发生。这种结果与条件之间的关系称为“与”逻辑关系，简称“与”逻辑。运算符号为“”。与逻辑用表达式可以表示为Y=AB或写成 YAB（省略运算符号）。2）“或”逻辑“或”逻辑又称为或运算，还可以称为逻辑加。简单的例子如图9-3（a）所示。图9-3（b）是“或”逻辑的逻辑符号。图9-3 与逻辑电路和符号在图9-3（a）所示的电路中，只要有一个（或一个以上的）开关闭合，“灯亮”这件事情都会发生。同样把

11、“开关闭合”作为条件，把“灯亮”这件事情作为结果。图9-3（a）说明：在决定某件事情的多个条件中，只要有一个（或一个以上的）条件具备，结果就会发生。这种结果与条件之间的关系称为“或”逻辑关系，简称或逻辑。或逻辑运算符号为“”。或逻辑用表达式可以表示为 YAB3）“非”逻辑非逻辑也称为逻辑求“反”。实际例子如图9-4（a）所示。图9-4（b）为“非”逻辑的逻辑符号。图9-4 非逻辑电路和符号在图9-4（a）所示的电路中，开关断开时，灯亮；开关闭合时，灯不亮。同样把“开关闭合”作为条件，把“灯亮”这件事情作为结果。图9-4（a）说明：条件具备时结果不发生，条件不具备时结果才发生。这种结果与条件之间

12、的关系称为“非”逻辑关系，简称非逻辑。“非”逻辑用变量上的“”表示。非逻辑用表达式可以表示为 AY 在上面的三种基本逻辑关系中，如果用逻辑变量A、B表示两个开关，并且用“1”表示开关“闭合”，用“0”表示开关“断开”；用Y 表示灯的状态，并且用“1”表示灯“亮”，用“0”表示灯“不亮”，则可以列出如表9-2所示的三个表格，这些表格称为真值表。2几种常用的逻辑运算 三种基本逻辑关系都可以由具体电路来实现。通常把实现“与”逻辑运算的单元电路称为“与门”；把实现“或”逻辑运算的单元电路称为“或门”；把实现“非”逻辑运算的单元电路称为“非门”（或称为反相器）。所以常把与、或、非三种基本逻辑运算合理的组

13、合起来使用，这就是复合逻辑运算。与之对应的门电路称为复合逻辑门电路。常用的复合逻辑运算有与非运算、或非运算、与或非运算、异或运算、同或运算等。1）“与非”逻辑“与非”逻辑是把与逻辑和非逻辑组合起来实现的。先进行“与”运算，把“与”运算的结果再进行“非”运算。“与非”逻辑的真值表（以二变量为例）如表9-3所示:“与非”逻辑的逻辑符号如图9-5所示：图9-5 非逻辑电路和符号2）“或非”逻辑“或非”逻辑是把“或”逻辑和“非”逻辑组合起来实现的。先进行“或”运算，把“或”运算的结果再进行“非”运算。“或非”逻辑的真值表（以三变量为例）如表8-4所示。“或非”逻辑的逻辑符号如图9-6所示。“或非”逻辑

14、的表达式可以写成：图9-6 非逻辑电路和符号CBAY图9-7 异或逻辑电路和符号3）“异或”逻辑“异或”逻辑的逻辑关系是：当A、B两个变量取值不相同时，输出Y为1；而A、B两个变量取值相同时，输出Y为0。“异或”逻辑的真值表如表9-5所示。“异或”逻辑的逻辑符号如图9-7所示。“异或”逻辑的表达式可以写成 异或”逻辑表达式也可以用与、或的形式表示，即写成BAYBABAY4）“同或”逻辑“同或”逻辑的逻辑关系是：当A、B两个变量取值相同时，输出Y为1；而A、B两个变量取值不相同时，输出Y为0。“同或”逻辑的真值表如表9-6所示。“同或”逻辑的逻辑符号如图9-8所示。图9-8 同或逻辑电路和符号4

15、逻辑函数及其表示方法（1）逻辑函数的概念 如果将逻辑变量作为输入，将运算结果作为输出，那么当输入变量的取值确定之后，输出的值便被惟一的确定下来。这种输出与输入之间的关系就称为逻辑函数关系，简称为逻辑函数。用公式表示为：Y=F(A，B，C，D)。这里的A、B、C、D为逻辑变量，Y为逻辑函数，F为某种对应的逻辑关系。（2）逻辑函数的表示方法 任何一个逻辑函数都可以有真值表、逻辑函数式、逻辑图和卡诺图四种表示方法。1）真值表表示法 真值表是一个表格，是表示逻辑函数的一种方法。表的左半部分列出所有变量的取值的组合，表的右半部分是在各种变量取值组合下对应的函数的取值。对于一个确定的逻辑函数，它的真值表是

16、惟一的。具体方法是：将输入变量所有的取值组合列在表的左边，分别求出对应的输出的值（即函数值），填在对应的位置上就可以得到该逻辑关系的真值表。2）逻辑函数式表示法逻辑函数式是将逻辑变量用与、或、非等运算符号按一定规则组合起来表示逻辑函数的一种方法。它是逻辑变量与逻辑函数之间逻辑关系的表达式，简称为表达式。例如前面讲的三种基本逻辑关系的表达式。3）逻辑图表示法逻辑图是用逻辑符号表示逻辑函数的一种方法。每一个逻辑符号就是一个最简单的逻辑图。为了画出表示“举重裁判”的逻辑图只要用逻辑符号来代替式中的运算符号既可以得到如图9-9所示的逻辑图。（3）逻辑函数的标准形式 用逻辑函数式表示逻辑函数时，逻辑函数

17、有两种标准形式，其一为最小项之和的形式，其二为最大项之积的形式。在这里我们主要对最小项的概念进行说明。最小项与最小项之和的形式 在n个变量的逻辑函数中，如果m是包含n个变量的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现且仅出现一次，则称m为该组变量的最小项。例如：中，第二项为最小项，第一项中由于没有出现变量A，所以不是最小项。在逻辑函数的真值表中，输入变量的每一组取值组合都是一个最小项。为了使用方便，需要将最小项进行编号，记作m i。方法是：将变量取值组合对应的十进制数作为最小项的编号。二变量的最小项为m 0 m 3；三变量为m 0 m 7；四变量为m 0 m 15。BCACBCB

18、AY),(最小项有如下性质：1）在输入变量的任何取值组合下，必有一个且仅有一个最小项的值为1。2）全体最小项之和为1。3）任意两个最小项的乘积为0。4）具有相邻性的两个最小项之和，可以合并成一个乘积项，合并后可以消去一个取值互补的变量。留下取值不变的变量。如果一个逻辑函数式的每一项都是最小项，则这个逻辑函数式称为最小项表达式，否则不是最小项表达式。任何一个逻辑函数都可以表示成最小项之和的标准形式。例5-1把逻辑函数 展开成最小项表达式解：利用基本公式可以将任意逻辑函数展开式展开成最小项表达式ABCBCCAY)3,4,6,7(3467)()(11mmmmmBCACBACABABCABCBCAAB

19、CCBACABABCBCAACBBAYAAAAAAA)3,4,6,7(3467)()(11mmmmmBCACBACABABCABCBCAABCCBACABABCBCAACBBAYAAAAAAA5.1.45.1.4逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 逻辑函数有四种表示方法，分别是真值表、逻辑函数式、逻辑图和卡诺图。前三种方法在前面章节中已经讲过，此处首先介绍逻辑函数的第四种表示方法卡诺图表示法。9.4.19.4.1用卡诺图表示逻辑函数用卡诺图表示逻辑函数1 1空白卡诺图空白卡诺图 没有填逻辑函数值的卡诺图称为空白卡诺图。没有填逻辑函数值的卡诺图称为空白卡诺图。n变量具有2 n个最小项，

20、我们把每一个最小项用一个小方格表示，把这些小方格按照一定的规则排列起来，组成的图形叫做n变量的卡诺图。二变量、三变量、四变量的卡诺图如图9-10所示。图9-10 卡诺图2逻辑函数的卡诺图上面讲的是空白卡诺图，任何逻辑函数都可以填到与之相对应的卡诺图中，称为逻辑函数的卡诺图。对于确定的逻辑函数的卡诺图和真值表一样都是唯一的。1）由真值表填卡诺图 由于卡诺图与真值表一一对应，即真值表的某一行对应着卡诺图的某一个小方格。因此如果真值表中的某一行函数值为“1”，卡诺图中对应的小方格填“1”；如果真值表的某一行函数值为“0”，卡诺图中对应的小方格填“0”。即可以得到逻辑函数的卡诺图。例5-2 已知逻辑函

21、数画出表示该函数的卡诺图解：逻辑函数的真值表如表9-8所示。根据对应编号直接填好卡诺图，如图9-11所示 图9-11 卡诺图BCAABCBAY2）由逻辑函数表达式填卡诺图首先把逻辑函数表达式展开成最小项表达式，然后在每一个最小项对应的小方格内填“1”，其余的小方格内填“0”就可以得到该逻辑函数的卡诺图。待熟练以后可以应用观察法填卡诺图（与由逻辑表达式填真值表的方法相同）。仍然以例9-2中的逻辑函数为例0367)(mmmmBCACABABCCBABCACCABCBAY在小方格m7、m6、m3、m0中填“1”，其余小方格中填“0”，仍然可以得到如图9-11所示的卡诺图。如果已知逻辑函数的卡诺图，也

22、可以写出该函数的逻辑表达式。其方法与由真值表写表达式的方法相同，即把逻辑函数值为“1”的那些小方格代表的最小项写出，然后“或”运算，就可以得到与之对应的逻辑表达式。由于卡诺图与真值表一一对应，所以用卡诺图表示逻辑函数不仅具有用真值表表示逻辑函数的优点，而且还可以直接用来化简逻辑函数。但是也有缺点：变量多时使用起来麻烦，所以多余四变量时一般不用卡诺图表示。2用卡诺图化简逻辑函数 1.化简的依据：基本公式 因为卡诺图中最小项的排列符合相邻性规则，因此可以直接的在卡诺图上合并最小项。因而达到化简逻辑函数的目的。AABBAAA;1图9-12 两项相邻的卡诺图2.合并最小项的规则 1）如果相邻的两个小方

23、格同时为“1”，可以合并一个两格组（用圈圈起来），合并后可以消去一个取值互补的变量，留下的是取值不变的变量。相邻的情况举例如图9-12所示。2）如果相邻的四个小方格同时为“1”，可以合并一个四格组，合并后可以消去二个取值互补的变量，留下的是取值不变的变量。相邻的情况举例如图9-13所示。图9-13 四项相邻的卡诺图3.画圈的原则是：1）所有的“1”都要被圈到。2）圈要尽可能的大。3）圈的个数要尽可能的少。4.用卡诺图化简逻辑函数的步骤：1）把给定的逻辑函数表达式填到卡诺图中2）找出可以合并的最小项（画圈，一个圈代表一个乘积项）3）写出合并后的乘积项，并写成“与或”表达式 5.化简逻辑函数时应该

24、注意的问题：1）合并最小项的个数只能为2 n(n=0,1,2,3)2）如果卡诺图中填满了“1”则Y=13）函数值为“1”的格可以重复使用，但是每一个圈中至少有一个“1”未被其它的圈使用过，否则得出的不是最简单的表达式。例5-3 用卡诺图化简逻辑函数解 首先画出逻辑函数Y的卡诺图，如图所示。由图可以看出，可以合并一个四格组和一个二格组，合并后为Y=A+BC ABBCACBAY例5-4 化简逻辑函数Y(A，B，C，D)=m(0,2,4,7,8,9,10,11)解 此题是逻辑函数的最小项表示法，表达式中出现的最小项对应的小方格填“1”，其余的小方格填“0”。得到逻辑函数的卡诺图如图所示。合并二个四格

25、组、一个二格组和一个孤立的“1”。合并后为 BCDADCABADBY图9-15 逻辑函数Y的卡诺图6.具有任意项的逻辑函数的化简 n变量有2 n 种取值组合。但是在实际应用中常常会遇到这样的情况，有一些变量组合实际上不可能出现。例如用二进制代码表示十进制数的时候，需要用四位二进制代码表示一位十进制数，而四位二进制代码有2416种状态，只用其中十种组合表示十个数字，其余六种组合根本不使用。这些根本不可能出现的变量组合称为约束项，或称为任意项。用“”表示。“任意项”意思是说：“”可以看作“0”，也可以看作“1”。由于“”的取值对函数的值没有影响，所以可以利用任意项化简逻辑函数，因而得到最简单的逻辑

26、函数表达式。由于每一组变量的取值组合都会使唯一的一个最小项的值为“1”，当某些变量的取值组合不可能出现时（即任意项），我们可以用这些最小项等于“0”来表示。这仅仅是一种表示方法。例如8421码中用四个变量ABCD的取值组合表示十进制数时，仅使用00001001这十种变量取值组合，而10101111不可能出现。这六种变量取值组合就是任意项。可以表示为：0ABCDDABCDCABDCABCDBADCBA例5-5 化简逻辑函数任意项为 m0+m3+m4+m5+m6+m10+m11+m15=0解 画出逻辑函数Y的卡诺图如图9-16所示。由图9-16可以看出，如果不利用任意项该逻辑函数不能化简；如果利用

27、任意项则可以得到最简单的表达式)8,7,2,1(mY图9-16 逻辑函数Y的卡诺图注意：利用的任意项如m0、m3、m4、m5、m6、m10要看成“1”；未利用的任意项如m11、m15要看成“0”。利用卡诺图化简逻辑函数的优点是：只要按照规则去做，一定能够得到最简单的表达式。缺点是：受变量个数的限制。公式法化简逻辑函数的优点是：不受变量个数的限制。缺点是：试探性较强，有时不能判断是否化简到了最在实际化简的过程中可以选择其中的一种，也可以把二者结合起来使用。5.1.55.1.5逻辑门电路逻辑门电路门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应，常用的门电路主要有与门、或门、非

28、门、与非门、或非门、异或门等。门电路包括分立元件构成的门电路和集成的门电路。分立元件门电路结构简单，但性能较差，目前多是用作集成电路内部的逻辑单元。集成电路种类也比较多，功能也比分立元件门电路强，使用方便，应用广泛。1分立元件门电路1.“与”门 由二极管组成的与门电路如图9-17所示图9-17 二极管组成的与门电路2或门由二极管组成的或门电路如图9-18所示，图（a）为逻辑图，图(b)为逻辑符号。图9-18 二极管组成的或门电路3三极管非门 三极管非门电路如图9-19所示。图（a）为逻辑图，图(b)为逻辑符号。图9-19 三极管非门电路2 TTL集成门电路集成门电路是将逻辑电路的元件和连线都制

29、作在一块半导体基片上，然后封装起来。集成门电路若内部输入、输出级都采用晶体三极管，称为晶体管-晶体管逻辑TTL(Transistor Transistor Logic)电路。它具有开关速度较高，带负载能力较强的优点，但由于这种电路的功耗大、线路较复杂，使其集成度受到一定的限制，故广泛应用于中小规模逻辑电路中。74LS00是4组2输入端与非门（正逻辑），其引脚排列图如图9-20所示。其中，引脚1、2、4、5、9、10、12、13为输入端；引脚3、6、8、11为输出端；引脚7接地；引脚14接VCC。图9-20 TTL集成门电路管脚图5.1.6 组合逻辑电路根据电路的逻辑功能和结构的不同，数字电路分

30、为组合逻辑电路和时序逻辑电路两大类。本项目介绍的是组合逻辑电路。简称组合电路。1组合逻辑电路的基本概念 在逻辑电路中，任意时刻的输出状态只取决于该时刻的输入状态，而与输入信号作用之前电路的状态无关，这种电路称为组合逻辑电路。2组合逻辑电路的分析方法 1.组合逻辑电路分析的目的：对组合逻辑电路的分析是指根据给定的逻辑图，找出或验证电路的逻辑功能。2.组合逻辑电路分析的思路：由逻辑图开始表达式真值表。因为真值表最能体现逻辑函数与逻辑变量之间的关系，所以由真值表可以总结出所给逻辑图的逻辑功能。3.组合逻辑电路分析的一般步骤：1）写出给定的组合逻辑电路的逻辑表达式。方法是：从输入到输出逐级写出。2）化

31、简或变换逻辑表达式。3）做出最简单的逻辑函数的真值表。4）根据真值表确定（或验证）所给电路的逻辑功能。例5-6分析图9-21的逻辑功能。图9-21 逻辑电路图（1）首先根据给定的逻辑图从输入端逐级写出逻辑表达式。（2）化简逻辑函数，即列出真值表。根据化简以后的逻辑函数式，列出输入输出关系的真值表，如表9-9所示。1FAB21FF A31FF B231111FF FF AFBF AFBABAABB()()()FAB ABABABABAB（4）分析逻辑函数功能。根据真值表分析逻辑函数的功能，由真值表可得：当A、B取值相同时，输出F的值为“0”；当A、B取值不同时，输出F的值为“1”。因此，此逻辑函

32、数实现的是“异或”功能。分析逻辑函数的功能关键在于找到输入和输出间的逻辑关系。对于比较简单或比较熟悉的逻辑函数，可以直接从表达式知道函数功能，而对于比较复杂或不熟悉的逻辑函数，往往要根据真值表分析其功能。3组合逻辑电路的设计方法组合电路设计是分析的逆过程，根据给定的逻辑功能设计出能够实现这些功能的最简或最佳逻辑电路。组合电路的设计步骤包含以下几步：1.对给定的实际问题进行逻辑抽象，确定输入输出变量并进行状态赋值，即确定0和1代表的意义。2.根据题意列出真值表。3.根据真值表画出卡诺图。4.利用卡诺图法对表达式进行化简，得到最简表达式。5.根据卡诺图确定的表达式或者将表达式转换为需要的某种形式后

33、，画出逻辑图。例5-7 设计一个3人表决电路，每人一个按键，如果同意则按下，不同意则不按，且3个人中有一人拥有否决权。结果用指示灯表示，指示灯亮表明所需表决事件通过，不亮表明表决事件没有获得通过。解（1）首先进行逻辑抽象，有3个按键说明有3个输入变量，设为A、B、C，设B有否决权，且按键按下时为“1”，不按时为“0”。输出变量为F，事件表决获得通过灯亮，此状态设为“1”，反之设为“0”。（2）根据题意列出真值表，如表9-10所示。（3）根据真值表画出卡诺图并进行化简，如图9-22所示，可得F=AB+BC（4）画逻辑图。根据表达式画出逻辑电路图，如图9-23所示。（5）如果要求用与非门实现逻辑电

34、路，则还需把所得的与-或表达式转换成与-非式的形式，即（6）根据表达式可画出与非门组成的逻辑电路图，如图9-24所示任务目标任务目标学习目标：掌握编码器作用及应用；掌握译码器作用及应用；掌握数据选择器作用及应用；掌握编译显示电路的设计方法能力目标：能够利用编码器、译码器、数据选择器等中规模器件设计组合逻辑电路任务分析任务分析本任务在掌握编码器、译码器、数据选择器等中规模器件基础上，利用函数变换的方法灵活完成具有一定功能的组合逻辑电路设计。5.2.15.2.1编码器编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。能够实现编码功能的逻辑部件称为编码器。1二进制编码器将一系列信号状态编制成

35、二进制代码的逻辑部件称为二进制编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:Nn22 二-十进制编码器将十个状态（对应于十进制的十个代码）编制成BCD码，真值表见10.2。输入：I0 I9输出：F3 F0真值表10.2由功能表可得出与或表达式，若要求用与非门实现，则需转换成与非式，其方法是对与或式两次取反，即有：逻辑图如图10-2所示图10-2 逻辑图3优先编码器允许同时输入两个以上信号，并按优先级输出。1.优先编码器74LS148 图10-3 优先编码器74LS148管脚2.74LS148电路图图10-4 优先编码器74LS148内部电路图3.74LS1

36、48功能表见表10.34.各信号介绍1）控制信号 为使能输入端，当 EI=0 时，电路允许编码；当 EI=1 时，电路禁止编码，输出均为高电平，称为封锁状态。EO 和GS 为使能输出端和优先标志输出端，主要用于级联和扩展，两者配合使用。当 EO=0，GS=0时，标志可编码，但输入信号处于无效状态，无码可编；当EO=1，GS=0，标志允许编码，并且正在编码；当 EO=GS=1 时，标志禁止编码。2）输入信号端 I0-I7为信号输入端，低电平有效，以I7优先级别最高，并依次降低。3）输出信号端 A2-A0 为信号输出端，三位二进制输出是以反码形式对输入信号的编码，或者称为低电平有效。5.2.25.

37、2.2译码器译码器译码是编码的逆过程，将某个二进制代码翻译成电路的某种状态，即将输入代码转换成特定的输出信号。1二进制译码器将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号1.二进制集成译码器74LS13874LS138是3线8线全译码器，按照三位输入码和使能输入条件，从8个输出端中译出一个低电平输出，可用于高性能的存储译码或要求传输延迟时间短的数据传输系统。集成译码器74LS138管脚见图10-5图10-5 74LS138管脚2.74LS138电路图见图10-6图10-6 74LS138内部电路图3.74LS138功能表见表

38、10.4表10.4.74LS138功能表4.74LS138逻辑输出见图10-7。2 二-十进制译码器1.二进制集成译码器74IS42管脚和外形图图10-8 74LS42管脚和外形图2.74LS42功能表见表10.5。3译码器的应用1.实现组合逻辑电路例10-2 试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。ABCCABCBABCAL7653mmmm用一片74LS138加一个与非门就可实现该逻辑函数，见图10-9。图10-9 与非门组成的逻辑电路图例5-9 设计一个多输出的组合逻辑电路，输出逻辑函数值为根据逻辑函数设计的多输出的组合逻辑电路如图10-10

39、。)7,4,2,0(4)5,3,2(3)7,3,1(2)6,5,4,3(1mABCCBCBAZmCBABAZmCBABCZmCBABCACAZ4显示译码器常用的数字显示器有多种类型，按显示方式分，有点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等。七段数字显示器原理见图10-11。显示译码器的共阴和共阳接法示意图见图10-12。图10-12 显示译码器的共阳（a）和共阴极（b）接法（a）（b）5.2.35.2.3数据选择器数据选择器1 数据选择器的基本概念及工作原理 数据选择器根据地址选择码从多路输入数据中选择一路，送到

40、输出（如图10-13所示）。2 4选1数据选择器1.功能表见表10.6。2.根据功能表，可写出输出逻辑表达式：3.4选1数据选择器逻辑图（见图10-14）GDAADAADAADAAY)(3012011010013集成数据选择器1.集成数据选择器外形和管脚图（见图10-15）图10-15 与非门组成的逻辑电路图2.8选1数据选择器功能表8选1数据选择器是多路数据选择器的一种，该种数据选择器可以根据需要从8路数据传送中选出一路电路进行信号切换。8选1数据选择器的型号为74151、74LS151、74251和74LS152这几种。8选1数据选择器功能表见图10-164 数据选择器应用功能扩展1.实现组合逻辑函数例10-4 试用8选1数据选择器74LS151实现逻辑函数：解：将逻辑函数转换成最小项表达式：=m3+m5+m6+m7实现组合逻辑函数的电路见图10-17。ACBCABLABCCABCBABCAL