《微型计算机原理》课件chapter5 半导体存储器.ppt

1、2024年3月19日第1页本章主要内容本章主要内容存储器概述存储器概述1动态存储器和只读存储器动态存储器和只读存储器2静态存储器及其连接使用静态存储器及其连接使用32024年3月19日第2页5.1 存储器概述存储器概述 存储器是计算机的基本组成部分，用于存储器是计算机的基本组成部分，用于存放存放计算机工作所必需的计算机工作所必需的数据和程序数据和程序。处理。处理器实际运行时的大部分总线周期都是用于对器实际运行时的大部分总线周期都是用于对存储器的读存储器的读/写访问。所以，写访问。所以，存储器系统性能存储器系统性能的好坏将在很大程度上影响计算机系统的性的好坏将在很大程度上影响计算机系统的性能。能

2、。实际微机系统中，为了使存储器在速度实际微机系统中，为了使存储器在速度上与处理机相吻合，总是上与处理机相吻合，总是采用分级的方法来采用分级的方法来设计整个存储系统。设计整个存储系统。2024年3月19日第3页5.1 存储器概述存储器概述外存外存内存内存高速缓存高速缓存寄存器组寄存器组暂存待使用的数据，暂存待使用的数据，或运算的中间结果，或运算的中间结果，读写速度最快读写速度最快存放当前用得最多存放当前用得最多的程序或数据，使的程序或数据，使微处理机能以自己微处理机能以自己最高的速度工作最高的速度工作存放运存放运行的程序和数行的程序和数据，可以较低价格实据，可以较低价格实现较大容量的存储现较大容

3、量的存储价格低、容量大，价格低、容量大，但存取速度慢，用但存取速度慢，用作后备存储器，存作后备存储器，存储各种程序和数据储各种程序和数据2024年3月19日第4页寄存器寄存器Cache（SRAM）主存储器主存储器（DRAM和和ROM）外存储器（软盘、硬盘、光盘）外存储器（软盘、硬盘、光盘）Cache后备存储器（磁带库、光盘库）后备存储器（磁带库、光盘库）典型存取时间典型存取时间1ns2ns10ns10ms10s典型容量典型容量1KB1MB256MB4GB40GB1TB10TB100TB2024年3月19日第5页5.1 存储器概述存储器概述一、存储器的分类一、存储器的分类 1.1.根据位置，分为

4、：根据位置，分为：内部存储器内部存储器（主存储器）（主存储器）外部存储器外部存储器（辅存储器）（辅存储器）2.2.根据构成材料，分为：根据构成材料，分为：半导体存储器半导体存储器 磁存储器磁存储器 激光存储器激光存储器 纸卡存储器纸卡存储器2024年3月19日第6页v 内存内存存放当前运行的程序和数据。存放当前运行的程序和数据。特点特点：快，容量小，随机存取，快，容量小，随机存取，CPU可直接访问可直接访问。通常由通常由半导体存储器半导体存储器构成构成 RAM、ROMv 外存外存存放非当前使用的程序和数据。存放非当前使用的程序和数据。特点特点：慢，容量大，顺序存取慢，容量大，顺序存取/块存取块

5、存取。需调入内存后需调入内存后CPU才能访问才能访问。通常由通常由磁、光存储器磁、光存储器构成，也可以由半导体存储器构成构成，也可以由半导体存储器构成 磁盘、磁带磁盘、磁带、CD-ROM、DVD-ROM、固态盘固态盘2024年3月19日第7页5.1 存储器概述存储器概述半导体半导体存储器存储器RAMROM双极型双极型MOS型型SRAMDRAM掩膜掩膜ROMPROMEPROMEEPROMRAM 随机读写存储器随机读写存储器（Random Access Memory）它的内容可读出、写入或改写，主要用于存放各种现它的内容可读出、写入或改写，主要用于存放各种现场的输入输出数据、中间计算结果及作堆栈用

6、等。场的输入输出数据、中间计算结果及作堆栈用等。ROM 只读存储器（只读存储器（Read Only Memory）内容只可读出不可写入，最大优点是所存信息可长期内容只可读出不可写入，最大优点是所存信息可长期保存，断电时，保存，断电时，ROMROM中的信息不会消失。主要用于存中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。放固定的程序和数据，通常用它存放引导装入程序。2024年3月19日第8页5.1 存储器概述存储器概述二、存储器的性能指标二、存储器的性能指标1.1.存储容量存储容量 用某一芯片有多少个存储单元，每个存储单元存储若干用某一芯片有多少个存储单元，每个存储单

7、元存储若干位来表示，是以位来表示，是以 bit bit 为单位的。为单位的。存储容量存储容量=地址单元数地址单元数 数据线位数数据线位数2.2.存取时间存取时间即存取芯片中某一个单元的数据所需要的时间。即存取芯片中某一个单元的数据所需要的时间。3.3.其它指标其它指标可靠性、功耗、价格等可靠性、功耗、价格等2024年3月19日第9页1010 11000100 10100000 11011011 011000 0000 000000 0000 000111 0110 101111 1111 11111K81000 10000111 10101100 11011001 001000 0000 00

8、0000 0000 000111 0110 101111 1111 11111K85 0H3AH0 0HD9H00011011两根地址两根地址线译码线译码说明：存储单元个数与地址线根数的关系说明：存储单元个数与地址线根数的关系2024年3月19日第10页2K81010 11000100 10100000 10011011 0110000 0000 0000000 0000 0001011 0110 1011011 1111 11110010 00110100 01101000 11011101 1001111 1111 1111100 0000 0000100 0000 0001111 011

9、0 1011000H 3FFH400H 7FFH2024年3月19日第11页+5V5.2 静态存储芯片及连接使用静态存储芯片及连接使用一、静态读一、静态读/写存储器（写存储器（SRAM）6264 8K8bit 的的SRAM芯片芯片12345678910111213141516171819202122232425262728NC地地A12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CS1CS2WEOE A0A12：地址线地址线 决定该芯片有决定该芯片有8K个存储单个存储单元，在使用时常接总线的低元，在使用时常接总线的低位地址位地址D0D7：双向数据线：双向

10、数据线 决定芯片中每个存储单元决定芯片中每个存储单元存储了多少二进制位，使用存储了多少二进制位，使用时与总线的数据线相连。时与总线的数据线相连。CS1、CS2：片选信号线：片选信号线 只有当只有当CS1=0，CS2=1 时，时，该芯片才被选中。使用时常该芯片才被选中。使用时常利用选片信号将芯片放在所利用选片信号将芯片放在所需要的地址范围上。需要的地址范围上。OE 输出允许信号线输出允许信号线 只有当只有当OE=0 时，才允许时，才允许芯片将某单元的数据送到数芯片将某单元的数据送到数据线上。据线上。WE 写允许信号线写允许信号线 WE=0 时，允许将数据写时，允许将数据写入芯片：入芯片：WE=1

11、 时，允许芯时，允许芯片的数据读出。片的数据读出。1.1.引脚引脚6264P1892024年3月19日第12页5.2 静态存储芯片及连接使用静态存储芯片及连接使用WECS1CS2OED0D7001写入写入1010读出读出011010三态（高阻）三态（高阻）表表5.1 6264真值表真值表2024年3月19日第13页2.2.工作过程工作过程写入数据：写入数据：在芯片的在芯片的 A12A0上加上要写入单元的地址；上加上要写入单元的地址；在在D7D0上加上要写入的数据；上加上要写入的数据；使使CS1和和CS2同时有效；同时有效；在在WE上加上有效的低电平，上加上有效的低电平，OE可高可低。可高可低。

12、A12A0CS1CS2WED7D05.2 静态存储芯片及连接使用静态存储芯片及连接使用P1972024年3月19日第14页读出数据：读出数据：在芯片的在芯片的 A12A0上加上要写入单元的地址；上加上要写入单元的地址；从从D7D0上输出指定地址单元的数据；上输出指定地址单元的数据；使使CS1和和CS2同时有效；同时有效；在在OE上加上有效的低电平，上加上有效的低电平，WE高电平。高电平。A12A0CS1CS2OED7D02.2.工作过程工作过程5.2 静态存储芯片及连接使用静态存储芯片及连接使用WE2024年3月19日第15页D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码

13、译码电路电路高位地址信号D0D7 3.3.连接使用连接使用2024年3月19日第16页3.3.连接使用连接使用5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第17页3.3.连接使用连接使用使存储器芯片的使存储器芯片的（即利用地址总线的所有地址线来唯一（即利用地址总线的所有地址线来唯一的决定存储器芯片的一个单元）。的决定存储器芯片的一个单元）。5.2 静态存储芯片及连接使用静态存储芯片及连接使用存储器芯片存储器芯片译译码码器器高位地址高位地址全全部部地地址址低位地址低位地址2024年3月19日第18页（1）全地址译码方式）全地址译码方式图中图中6264的地址范围为的地址

14、范围为F0000HF1FFFH（共（共8KB）D0D7A0A12WECS2OECS1A0A12D0D7+5V&111A13A14A15A16A17A18A19MEMWMEMR6264由由A0A12选定芯片内部的每个单元；选定芯片内部的每个单元；由由A13A19决定芯片在内存空间中的位置。决定芯片在内存空间中的位置。5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第19页v6264芯片的地址范围：F0000HF1FFFH11110000000 11110001111A19A18A17A16A15A14A13&1CS1A12A0D7D0高位地址高位地址线全部参线全部参加译码

15、加译码6264A12-A0D7-D0OEWE2024年3月19日第20页11A13A14A15A16A17A18A19CS1（1）全地址译码方式）全地址译码方式图中译码电路使图中译码电路使6264的地址范围变为的地址范围变为80000H81FFFH5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第21页（2）部分地址译码）部分地址译码 决定存储器芯片的存储单元时并没有利用地址总线上的全部地址，而决定存储器芯片的存储单元时并没有利用地址总线上的全部地址，而是是D0D7A0A12WECS2OECS1A0A12D0D7&1A13A15A16A18A19MEMWMEMR6264

16、8KB的的6264所占内所占内存地址空间为：存地址空间为：DA000HDBFFFHDE000HDFFFFHFA000HFBFFFHFE000HFFFFFH5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第22页部分地址译码方式部分地址译码方式A19A18A17A16A15A14A13A12A11A01 0 0 0 00 0 00 0 11 1 1001180000H 81FFFH84000H 85FFFHA0000H A1FFFHA4000H A5FFFH 部分地址译码方部分地址译码方式是以牺牲内存空式是以牺牲内存空间为代价来换得译间为代价来换得译码的简单。码的简单。D

17、0D7A0A12MEMWMEMRA19A18A16A15A13D0D7A0A12WEOECS2CS18088BUS62641115.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第23页 线选法除将低位地址直接接片内地址外，将余下的高线选法除将低位地址直接接片内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。位地址线，分别作为各个存储器芯片的片选控制信号。即只有一条高位地址线接在存储器芯片的片选信号端。即只有一条高位地址线接在存储器芯片的片选信号端。w 线选方式线选方式5.2 静态存储芯片及连接使用静态存储芯片及连接使用A191CS12024年3月19日

18、第24页 译码器电路译码器电路利用专门的译码器芯片利用专门的译码器芯片；74LS138利用数字比较器；利用数字比较器；利用利用ROM作译码器作译码器；利用利用PLD编程实现译码器编程实现译码器。1234567816910151413121174LS138ABCVCCG2AG2B地地G1Y0Y1Y2Y3Y4Y5Y6Y7工作条件：工作条件：G1=1，G2A=G2B=0C C，B B，A A为译码输入端，输出有为译码输入端，输出有8 8种状态即种状态即 Y Y0 0 Y Y7 72024年3月19日第25页1 11 11 11 11 11 11 11 1X X X X X X 其其 他他 值值01

19、11 11 11 11 11 11 11 1 1 1 1 1 1 0 01 0 01 101 11 11 11 11 11 11 1 0 1 1 0 1 0 01 0 01 11 101 11 11 11 11 11 0 1 1 0 1 1 0 01 0 01 11 11 101 11 11 11 11 0 0 1 0 0 1 0 01 0 01 11 11 11 101 11 11 10 1 1 0 1 1 1 0 01 0 01 11 11 11 11 101 11 10 1 0 0 1 0 1 0 01 0 01 11 11 11 11 11 101 10 0 1 0 0 1 1 0 0

20、1 0 01 11 11 11 11 11 11 100 0 0 0 0 0 1 0 01 0 0Y7Y7Y6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0C B AC B AG G1 1 G G2A2A G G2B2B2024年3月19日第26页4.静态静态RAM连接举例连接举例6116R/W123456789101112242522212019181716151413VCC地地A7A6A5D0D1D2A4A3A2A1A0D7D6D5D4D3A8A9A10CSOE2K2K8 bit8 bit芯片芯片当读写信号当读写信号R/W=0 时写入，时写入，R/W=1时读出；输出允许时读出；输出允

21、许OE；片选信号片选信号CS。5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第27页D0D7A0A1A10R/WOECSD0D7A0A1A10R/WOECSD0D7A0A1A10MEMWMEMRD0D7A0A1A10MEMWMEMRA19A18A17A16A15A14A13A12A11GG2AG2BCBAY0Y174LS138808861166116A19A18A17A16A15A14A13A12A11A10A9A00 1 1 1 1 1 0 0 0 0 001 110 1 1 1 1 1 0 0 1 0 001 117C000H 7C7FFH7C800H 7CFFF

22、H利用专门的译码器芯片；利用专门的译码器芯片；74LS138例例1：5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第28页D0D7A0A1A10R/WOECSD0D7A0A1A10R/WOECSD0D7A0A1A10MEMWMEMRD0D7A0A1A10MEMWMEMRA19A18A17A16A15A14A13A12A11GG2AG2BCBAY2Y574LS138808861166116A19A18A17A16A15A14A13A12A11A10A9A00 1 1 1 1 1 0 1 0 0 001 110 1 1 1 1 1 1 0 1 0 001 117D000H

23、 7D7FFH7E800H 7EFFFH利用专门的译码器芯片；利用专门的译码器芯片；74LS1385.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第29页例例2 2：存储器存储器6264 8K6264 8KB B芯片工作在芯片工作在F0000HF0000HF1FFFHF1FFFH内内存空间，存空间，画出和系统的连线图。画出和系统的连线图。6264地址线：地址线：A0-A12数据线：数据线：D0-D7WEOECS2 接接+5V电源电源CS1 高位地址译码高位地址译码系统总线：系统总线：地址线：地址线：A0-A12A0-A12数据线：数据线：D0-D7D0-D7MEMWME

24、MWMEMRMEMR5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第30页全地址译码方式全地址译码方式D0D7A0A12MEMWMEMRA19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V1118088BUS6264A19A18A17A16A15A14A13A12A11A01 1 1 1 0 0 00 0 00 0 11 1 1F0000HF0001HF1FFFH5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第31页A19A18A17A16A15A14A13A12A11A01 0 0 0 0 0 00 0 00

25、 0 11 1 180000H80001H81FFFHD0D7A0A12MEMWMEMRA19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V18088BUS62641例例3 3：存储器存储器6264 8K6264 8KB B芯片工作在芯片工作在80000H80000H81FFFH81FFFH内存空间，内存空间，画出和系统的连线图。画出和系统的连线图。5.2 静态存储芯片及连接使用静态存储芯片及连接使用2024年3月19日第32页 位扩展位扩展扩展每个存储单元的位数扩展每个存储单元的位数 字扩展字扩展扩展存储单元的个数扩展存储单元的个数 字位扩展字位扩展二者的综合

26、二者的综合用多片存储芯片构成一个需要的内存空间，它们在用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。片（或一组）被选中。2024年3月19日第33页说明：说明：存储器容量扩展存储器容量扩展1.1.位扩展位扩展 加大字长加大字长用用8个个16K1bit芯片芯片组成组成16K8bit的存储器。的存储器。A0A13D0D1D2D716K1CSCSCSCSWEWEWEWED0D1D2D7将多片存储将多片存储器的地址、器的地址、片选、读片选、读/写端相应并写端相应并联，数据端联，数据端单独引出。单独

27、引出。16K12024年3月19日第34页2.2.字扩展字扩展 扩大地址扩大地址用用4个个16K4bit芯片组成芯片组成64K4bit的存储器。的存储器。CSWECSWECSWECSWE16K416K416K416K4A0A13WED0D1D2D3译码器译码器A14A150123D0 D3D0 D3D0 D3D0 D32024年3月19日第35页3.3.字位扩展字位扩展 一个由一个由2114（1K4bit）芯片组成的存储器）芯片组成的存储器（容量为（容量为4K8bit）与）与CPU的连接方式的连接方式8088BUSA9A0A11A10D3D0A9A0WECS2114D7D4A9A0WECS21

28、14D3D0A9A0WECS2114D7D4A9A0WECS2114WRD7D0 译译 码码 器器2024年3月19日第36页5.3 动态存储器和只读存储器动态存储器和只读存储器一、动态读一、动态读/写存储器写存储器DRAM二、只读存储器二、只读存储器ROM2024年3月19日第37页一、动态读写存储器一、动态读写存储器DRAM 2164 64K1 bit 的的DRAM芯片芯片12345678910111213141516NCDINDOUTWERASCAS地地+5VA7A5A4A3A6A0A1A2A7A0：地址引线（复用）地址引线（复用）CPU对对DRAM芯片寻址的地址信号分成芯片寻址的地址信

29、号分成行地址行地址和和列地址列地址，分别由芯片上的地址，分别由芯片上的地址线送入芯片内部进行锁存、译码而选中线送入芯片内部进行锁存、译码而选中要寻址的单元。要寻址的单元。DIN、DOUT：数据线数据线RAS、CAS：分别是行地址锁存信号分别是行地址锁存信号和列地址锁存信号。和列地址锁存信号。WE：写允许信号写允许信号21645.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第38页v2164A：64K1v采用采用行地址行地址和和列地址列地址来确定一个单元；来确定一个单元；v行列地址行列地址分时分时传送，传送，共用一组地址线；共用一组地址线；v地址线的数量仅地址线的数量仅

30、为同等容量为同等容量SRAM 芯片的一半。芯片的一半。行地址10001 0 0 0列地址5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第39页v SRAM是利用半导体触发器的两个稳定状态表示是利用半导体触发器的两个稳定状态表示“0”和和“1”，其保存的信息在不断电的情况下，是不会被，其保存的信息在不断电的情况下，是不会被破坏的；破坏的；SRAM的功耗较小，容量较大。的功耗较小，容量较大。v DRAM是靠电容的充、放电原理来存放信息的，由于是靠电容的充、放电原理来存放信息的，由于保存在电容上的电荷，会随着时间而泄露，因而会使保存在电容上的电荷，会随着时间而泄露，因而会使

31、得这种器件中存放的信息丢失，必须定时进行刷新。得这种器件中存放的信息丢失，必须定时进行刷新。v 主板的内存即是动态随机存储器，主板的内存即是动态随机存储器，CPU内部与内存之内部与内存之间的缓存即是静态随机存储器。间的缓存即是静态随机存储器。5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第40页2.2.工作过程工作过程读出数据：读出数据：RASCAS行地址行地址列地址列地址WE=1DOUT有效数据有效数据5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第41页写入数据：写入数据：RASCAS行地址行地址列地址列地址WEDIN有效数据有效数据2.

32、2.工作过程工作过程5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第42页刷新刷新 将动态存储器所存放的每一比特信息读出一遍并保持原将动态存储器所存放的每一比特信息读出一遍并保持原有电容电荷不变称为动态存储器的刷新。有电容电荷不变称为动态存储器的刷新。刷新过程刷新过程 行地址循环一遍，可将整个芯片的所有地址单元刷新一遍。行地址循环一遍，可将整个芯片的所有地址单元刷新一遍。行地址行地址RASCAS=15.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第43页DRAM的应用的应用 1.DRAM的连接：行、列地址锁存信号的形成。的连接：行、列地址锁存信

33、号的形成。2.DRAM的读写：利用数据选择器将行、列地址的读写：利用数据选择器将行、列地址分时送出，使用分时送出，使用MEMW命令实现数据读命令实现数据读/写操作。写操作。3.DRAM的刷新：利用定时器定时产生刷新请求，的刷新：利用定时器定时产生刷新请求，按行刷新。按行刷新。5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第44页1.SDRAM：（与：（与CPU时钟）同步动态存储器。时钟）同步动态存储器。是一种与当时推出的芯片是一种与当时推出的芯片组的北桥芯片的前端总线同步运行的组的北桥芯片的前端总线同步运行的DRAM，并且内部的命令发送，并且内部的命令发送和数据传输都

34、以前端总线频率为基准。和数据传输都以前端总线频率为基准。SDRAM支持突发读支持突发读/写功能。写功能。2.DDR SDRAM：双倍数据速率的：双倍数据速率的SDRAM。其基本原理等价于利用存储其基本原理等价于利用存储器总线时钟的上升沿和下降沿在同一个时钟周期内实现两次数据传器总线时钟的上升沿和下降沿在同一个时钟周期内实现两次数据传送，因此，理论上送，因此，理论上DDR SDRAM的速度是的速度是SDRAM的两倍。的两倍。3.DDR2 DDR34.ECC内存：错误检测和校正内存。采用内存：错误检测和校正内存。采用12位记录一个字节，其中含位记录一个字节，其中含有有4位位CRC值，可以检出并校正

35、值，可以检出并校正8位数据中的错误数据。位数据中的错误数据。其他类型其他类型DRAM芯片芯片5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第45页二、只读存储器二、只读存储器1.8K8bit 的的EPROM芯片芯片2764 5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第46页1.8K8bit 的的EPROM芯片芯片2764 12345678910111213141516171819202122232425262728VPP地地A12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CENCPGMOE2764

36、VCC（+5V）D0D7：双向数据线：双向数据线 芯片工作过程中，芯片工作过程中，D0D7为数据输出线；当对芯片编为数据输出线；当对芯片编程时，由此程时，由此8条线输入要编条线输入要编程的数据。程的数据。CE：输入信号输入信号 当当CE有效时，能选中该芯有效时，能选中该芯片使其工作。片使其工作。PGM：编程脉冲输入端编程脉冲输入端 当对当对EPROM 编程时，由此加编程时，由此加入编程脉冲；读时入编程脉冲；读时PGM为为1 1。Vpp：编程高压：编程高压二、只读存储器二、只读存储器5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第47页工作过程工作过程2764在使用时，

37、仅用于将其存储的内容读出。在使用时，仅用于将其存储的内容读出。有效地址有效地址地址地址CEOED0D7有效数据有效数据5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第48页EPROMEPROM的编程的编程 擦除擦除 EPROM EPROM存储器的内容可以放到专门的擦除器上进行擦存储器的内容可以放到专门的擦除器上进行擦除，擦除干净的标志是每一个存储单元的内容都是除，擦除干净的标志是每一个存储单元的内容都是FFHFFH。编程编程标准编程标准编程快速编程快速编程每存储单元写入时间为每存储单元写入时间为50ms50ms，编程时间长。，编程时间长。编程脉冲宽度窄（编程脉冲宽度窄

38、（0.10.1 3ms)3ms)，编程速度快。，编程速度快。5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第49页v电可擦除可编程只读存储器芯片（电可擦除可编程只读存储器芯片（E2PROM，Electrically erasable programmable read-only memory）芯片重写时不必被取下来。芯片不必完全芯片重写时不必被取下来。芯片不必完全擦除就可改变它的特定部分。擦除就可改变它的特定部分。v对各单元的局部化的电场作用使各单元中的电子恢复到对各单元的局部化的电场作用使各单元中的电子恢复到常态。这就擦除了常态。这就擦除了E2PROM的目标单元。的

39、目标单元。E2PROM一一次改变一字节，这使它们很灵活，但是速度却很慢。次改变一字节，这使它们很灵活，但是速度却很慢。2.8K8bit 的的EEPROM芯片芯片98C64 5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第50页2.8K8bit 的的EEPROM芯片芯片98C64 12345678910111213141516171819202122232425262728READY/BUSY地地A12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CENCWEOE98C64VCC（+5V）D0D7：双向数据线：双向数据线 芯片工作过

40、程中，芯片工作过程中，D0D7为数据输出线；当对芯片编为数据输出线；当对芯片编程时，由此程时，由此8条线输入要编条线输入要编程的数据。程的数据。CE：输入信号输入信号 当当CE有效时，能选中该有效时，能选中该芯片使其工作。芯片使其工作。WE：写允许写允许READY/BUSY：编程状态：编程状态5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第51页EEPROM98C64的编程的编程 1.按字节编程：每次写入一个字节，等待按字节编程：每次写入一个字节，等待READY/BUSY变为高电平，再写入下一个字节。变为高电平，再写入下一个字节。2.按页编程：按页编程：98C64一页

41、为一页为32个字节，顺序排列，使用个字节，顺序排列，使用A12-A5作为页地址，在约作为页地址，在约300s时间内时间内可连续写入可连续写入32个字节的数据。个字节的数据。D0D7A0A12MEMWMEMRA19A13D0D7A0A12WEOEBUSYCS18088BUS98C64D0IO地址地址/IOR+5vR5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第52页3.FLASH EEPROM芯片芯片 28F040 1234567891011121516171819202122232425262728地地A12A11A10A7A6A5A4A3A2A1A0A8A9DQ0

42、DQ1DQ2DQ3DQ4DQ5DQ6DQ7EG28F040 VCC（+5V）VPP131429303132A15A16A13A14A17A185.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第53页特点：特点：编程速度快，功能强大，使用方便。可通过输入命令，确定编程速度快，功能强大，使用方便。可通过输入命令，确定工作类型；通过内部状态寄存器了解工作状态。工作类型；通过内部状态寄存器了解工作状态。主要功能：主要功能：1、读存储单元：写入命令、读存储单元：写入命令00H或或FFH，芯片即处于读存储单元状态，芯片即处于读存储单元状态。2、编程：采用字节编程方式，输入字节编程命

43、令、编程：采用字节编程方式，输入字节编程命令10H，单字节写入，单字节写入时间时间8.6s，编程时可通过状态寄存器，编程时可通过状态寄存器SR7判断是否写好。判断是否写好。3、擦除：、擦除：1）整片擦除输入片擦除命令）整片擦除输入片擦除命令32H，约，约2.6s，擦除后内容全，擦除后内容全为为FFH。2）块擦除输入块擦除命令）块擦除输入块擦除命令20H，以，以32KB为一个块，块地址为一个块，块地址由由A15-A18确定，进行块擦除。确定，进行块擦除。4、写保护：输入保护命令、写保护：输入保护命令0FH，可进行整片或指定块的写保护。，可进行整片或指定块的写保护。5、擦除挂起：擦除过程中可利用命

44、令暂停擦除。、擦除挂起：擦除过程中可利用命令暂停擦除。5.3 动态存储器和只读存储器动态存储器和只读存储器2024年3月19日第54页与系统总线的连接：与系统总线的连接：D0D7A0A18MEMRA19D0D7A0A18GVPPE12V8088BUS28F04015.3 动态存储器和只读存储器动态存储器和只读存储器Y7111D0D7MEMWMEMRA191A18A17A16A15A14A13GG2AG2BCBAY074LS1388088D0D7OECEA0A112732D0D7OECEA0A112732D0D7OECEA0A112732A0A12D0D7WROECSA0A126264D0D7W

45、ROECSA0A126264A12Y1Y2Y3C1C2C3C4C5C1:01000H01FFFHC2:03000H03FFFHC3:02000H02FFFHC4:04000H05FFFHC5:06000H07FFFH例：下图是一个存储器系统，地址总线共有例：下图是一个存储器系统，地址总线共有20位，数据位，数据总线总线8位，试分析电路，回答下列问题：位，试分析电路，回答下列问题：（1）单片）单片EPROM和单片和单片SRAM的容量各为多少的容量各为多少?（2）74LS138的作用是什么的作用是什么?（3）EPROM2和和SRAM1的地址范围是多少的地址范围是多少?2024年3月19日第57页半

46、导体半导体存储器存储器RAMROMSRAMDRAM掩膜掩膜ROMPROMEPROMEEPROM主要用于组成主要用于组成CacheCache主要用于组成内存主要用于组成内存曾用于曾用于BIOS ROMBIOS ROM曾用于曾用于BIOS ROMBIOS ROM曾用于曾用于BIOS ROMBIOS ROMPCPC中用于中用于BIOS ROMBIOS ROM本章小结本章小结 本章主要介绍了微型机算机系统中存储器的构成，本章主要介绍了微型机算机系统中存储器的构成，重点介绍了用于构成系统内部存储器的半导体存储器，重点介绍了用于构成系统内部存储器的半导体存储器，包括其分类、工作原理，性能指标等。特别是介绍了包括其分类、工作原理，性能指标等。特别是介绍了几种典型的存储器芯片，及其在工程上的应用，与几种典型的存储器芯片，及其在工程上的应用，与8088 系统总线的连接，存储器容量的扩展，存储器地系统总线的连接，存储器容量的扩展，存储器地址范围的确定等内容，有很强的实用性。址范围的确定等内容，有很强的实用性。2024年3月19日第59页v扩展阅读：扩展阅读：http:/ 内存介绍完全手册内存介绍完全手册