《微机原理与接口技术》课件第2章-微处理器结构.pptx
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《《微机原理与接口技术》课件第2章-微处理器结构.pptx》由用户(momomo)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机原理与接口技术 微机 原理 接口 技术 课件 微处理器 结构
- 资源描述:
-
1、第2章 微处理器结构第2章 微处理器结构2.1 微处理器的发展概况微处理器的发展概况 2.2 微处理器的功能结构微处理器的功能结构习题习题2 第2章 微处理器结构2.1 微处理器的发展概况微处理器的发展概况2.1.1 微处理器的发展微处理器的发展 由于集成电路工艺和计算机技术的发展,20世纪60年代末和70年代初,袖珍计算机得到了普遍的应用。为了研制灵活的计算机芯片,1971年10月,美国Intel公司首先推出Intel 4004微处理器。这是实现4位并行运算的单片处理器,构成运算器和控制器的所有元件都集成在一片大规模集成电路芯片上,是第一片微处理器。第一片微处理器。第2章 微处理器结构1.微
2、处理器的发展历史:微处理器的发展历史:微处理器经历了四代的发展:微处理器经历了四代的发展:第一代:第一代:1971年开始,是4位微处理器和低档8位微处理器的时期。典型产品有典型产品有:1971年10月,Intel 4004(4位微处理器);1972年03月,Intel 8008(8位微处理器),集成度为2000管/片,采用PMOS工艺,10 m光刻技术。第二代:第二代:1973年开始,是8位微处理器的时期。典型产品有典型产品有:1973年,Intel 8080(8位微处理器);1974年3月,Motorola的MC6800;19751976年,Zilog公司的Z80;1976年,Intel 8
3、085。其中Intel 8080的集成度为5400管/片,采用NMOS工艺,6 m光刻技术。第2章 微处理器结构 第三代:第三代:1978年开始,是16位微处理器的时期。典型产品有典型产品有:1978年,Intel 8086;1979年,Zilog公司的Z8000;1979年,Motorola的MC68000,集成度为68 000管/片,采用HMOS工艺,3 m光刻技术。第四代第四代:1981年开始,是32位微处理器的时期。典型产品有:典型产品有:1983年,Zilog公司的Z80000;1984年,Motorola的MC68020,集成度为17万管/片,采用CHMOS工艺,2 m光刻技术;1
4、985年,Intel 80386,集成度为27.5万管/片,采用CHMOS工艺,1.2 m光刻技术。第2章 微处理器结构 2.微处理器的发展趋势微处理器的发展趋势 沿着两个方向发展:一是微型化,生产性能更好的单片机及(48位)微型计算机,面向要求低成本的家电、传统工业改造及普及教育等,其特点是专用化、多功能、可靠性好;二是发展16位、32位、64位微型计算机,面向更加复杂的数据处理、OA、DA科学计算等,其特点是大量采用最新技术成果,在IC技术、体系结构等方面,向高性能、多功能的方向发展。1)多级流水线结构多级流水线结构 在一般的微处理器中,在一个总线周期(或一个机器周期)未执行完以前,地址总
5、线上的地址是不能更新的。在流水线结构情况下,如80286以上的总线周期中,当前一个指令周期正执行命令时,下一条指令的地址已被送到地址线,这样从宏观来看两条指令执行在时间上是重叠的。这种流水线结构可大大提高微处理器的处理速度。第2章 微处理器结构 2)芯片上存储管理技术 该技术是把存储器管理部件与微处理器集成在一个芯片上。目前把数据高速缓存、指令高速缓存与MMU(存储器管理单元)结合在一起的趋势已十分明显,这样可以减少CPU的访问时间,减轻总线的负担。例如,摩托罗拉的MC68030将256个字节的指令高速缓存、256个字节的数据高速缓存与MMU做在一起构成Cache/Memory Unit。3)
6、虚拟存储管理技术 该技术已成为当前微处理器存储器管理中的一个重要技术,它允许用户将外存看成是主存储器的扩充,即模拟一个比实际主存储器大得多的存储系统,而且它的操作过程是完全透明的。第2章 微处理器结构 4)并行处理的哈佛(HarVard)结构 为了克服MPU数据总线宽度的限制,尤其是在单处理器情况下,进一步提高微处理器的处理速度,采用高度并行处理技术HarVard结构已成为引人注目的趋势。哈佛结构的基本特性是:采用多个内部数据/地址总线;将数据和指令缓存的存取分开;使MMU和转换后援缓冲存储器(TLB)与CPU实现并行操作。该结构是一种非冯诺依曼结构。第2章 微处理器结构 5)RISC结构 所
7、谓RISC结构就是简化指令集的微处理器结构。其指导思想是在微处理器芯片中,将那些不常用的由硬件实现的复杂指令改由软件来实现,而硬件只支持常用的简单指令。这种方法可以大大减少硬件的复杂程度,并显著地减少了处理器芯片的逻辑门个数,从而提高了处理器的总性能。这种结构更适合于当前微处理器芯片新半导体材料的开发和应用,例如,用砷化镓(GaAs)取代硅半导体材料制成的微处理器,具有抗幅射、对温度不敏感、功耗低等优点。在恶劣环境下,性能良好,并且可以获得非常高的运算速度。但是,这种材料与硅相比,其加工技术难于掌握,技术还不成熟,芯片的集成度还远远满足不了传统的复杂指令系统计算机(CISC)的要求。第2章 微
8、处理器结构 6)整片集成技术(Wafer scale Integration)目前高档微处理器已基本转向CMOS VLS工艺,集成度已突破千万晶体管大关。一个令人瞩目的动向是新一代的微处理器芯片已将更多的功能部件集成在一起,并做在一个芯片上。目前在一个MPU的芯片上已实现了芯片上的存储管理、高速缓存、浮点协处理器部件、通信I/O接口、时钟定时器等。同时,单芯片多处理器并行处理技术也已由不少厂家研制出来。另外,从微型计算机系统角度来看,采用多机系统结构、增强图形处理能力、提高网络通信性能等方面都是当前微型计算机系统所追求的目标。第2章 微处理器结构2.1.2 微处理器简介微处理器简介 1.Int
9、el 8086微处理器微处理器 8086微处理器是美国Intel公司1978年推出的一种高性能的16位微处理器,它采用硅栅HMOS工艺制造,在1.45 cm2单个硅片上集成了29 000个晶体管。以8086为核心组成的微机系统,一问世其性能已达到中、高档小型计算机的水平。它具有丰富的指令系统,采用多级中断技术、多重寻址方式、多重数据处理形式、段式存储器结构和硬件乘除法运算电路,增加了预取指令的队列寄存器等,使其性能大为增强。8086的内部结构规模较小,仍采用40引脚的双列直插式封装。8086的一个突出特点是多重处理能力,用8086 CPU与8087协处理器以及8089I/O处理器组成的多处理器
10、系统,可大大提高其数据处理和输入/输出能力。另外,与8086配套的各种外围接口芯片非常丰富,方便用户开发各种系统。第2章 微处理器结构2.Intel 80386微处理器微处理器3.Intel 80486微处理器微处理器4.Intel 奔腾奔腾(Pentium)微处理器微处理器5.Intel Pentium微处理器微处理器6.Intel Pentium微处理器微处理器7.Intel Pentium 4微处理微处理简略介绍:第2章 微处理器结构2.2 微处理器的功能结构微处理器的功能结构2.2.1 微处理器的典型结构微处理器的典型结构微处理器的典型结构如图2.1所示,主要由三部分组成,它们是:(1
11、)运算器(2)控制器(3)寄存器阵列 第2章 微处理器结构图图2.1 微处理器的典型结构微处理器的典型结构累加器(16位)锁存器(16位)暂 存寄存器标 志寄存器算术逻辑单元(ALU)十进制调整指 令寄存器指 令译码器中断请求INT写WR读RD请求IORQ请求MREQ等待WAIT时钟定时与控制寄存器选择通用寄存器阵列堆线指针SP(16)指令指针IP(16)加1减1地址锁存器地址缓冲器A19A0地址总线多路转换开关内部数据总线数据总线缓冲器/锁存器D15D0双向数据总线RESET运算器控制器寄存器阵列第2章 微处理器结构(1)运算器)运算器:ALU(arithmetic logic unit)包
12、括算术逻辑单元,用来对数据进行算术和逻辑运算,运算结果的一些特征由标志寄存器储存。(2)控制器)控制器:control unit包括指令寄存器、指令译码器以及定时与控制电路。根据指令译码的结果,以一定时序发出相应的控制信号,用来控制指令的执行。第2章 微处理器结构 (3)寄存器阵列:寄存器阵列:register包括一组通用寄存器和专用寄存器。通用寄存器用来临时存放参与运算的数据,专用寄存器通常有指令指针IP(或程序计数器PC)和堆栈指针SP等。在微处理器内部,这三部分之间的信息交换是采用总线结构来实现的,总线是各组件之间信息传输的公共通路,这里的总线称为“内部总线”(或称“片内总线”),用户无
13、法直接控制内部总线的工作,因此内部总线是透明的。第2章 微处理器结构2.2.2 Intel 8086微处理器功能结构微处理器功能结构 1.8086 CPU的内部结构的内部结构 8086 CPU内部结构如图2.2所示。按功能可以分为:总线接口单元(BIU,Bus Interface Unit)执行单元(EU,Execution Unit)第2章 微处理器结构图图2.2 8086 CPU内部结构示意图内部结构示意图AHALBHBLCHCLDHDLSIDISPBPAXBXCXDX运算暂存器ALU标志寄存器执行单元(EU)16位内部总线EU控制电路123456指令队列缓冲器内部暂存器ESSSDSCSI
14、P16位总线20位地址总线总线控制逻辑电路8位8086总线总线接口单元(BIU)通用寄存器组第2章 微处理器结构 1)总线接口单元总线接口单元(BIU:(BIU:Bus Interface Unit)BIU是8086 CPU在存储器和I/O设备之间的接口部件,负责对全部引脚的操作,即8086对存储器和I/O设备的所有操作都是由BIU完成的。所有对外部总线的操作都必须有正确的地址和适当的控制信号,BIU中的各部件主要是围绕这个目标设计的。BIU提供了16位双向数据总线、20位地址总线和若干条控制总线,其具体任务具体任务是:负责从内存单元中预取指令,并将它们送到指令队列缓冲器暂存。CPU执行指令时
15、,总线接口单元要配合执行单元,从指定的内存单元或I/O端口中取出数据传送给执行单元,或者把执行单元的处理结果传送到指定的内存单元或I/O端口中。BIU的构成:由20位地址加法器、4个段寄存器、16位指令指针、指令队列缓冲器和总线控制逻辑电路等组成。第2章 微处理器结构 (1)地址加法器和段寄存器地址加法器和段寄存器8086 CPU的20位地址线可直接寻址1 MB存储器物理空间,但CPU内部寄存器均为16位的寄存器。那么,16位的寄存器如何实现20位地址寻址呢?它是由专它是由专门地址加法器将有关段寄存器内容门地址加法器将有关段寄存器内容(段的起始地址段的起始地址)左移左移4位后,位后,与与16位
16、偏移地址相加,形成了位偏移地址相加,形成了20位的物理地址,以对存储单元位的物理地址,以对存储单元寻址寻址。例如,在取指令时,由16位指令指针(IP)提供一个偏移地址(逻辑地址),在地址加法器中与代码段寄存器(CS)内容相加,形成实际的20位物理地址,送到总线上实现取指令的寻址。图2.3就表现了这一物理地址的形成过程。第2章 微处理器结构图图2.3 物理地址形成过程物理地址形成过程逻辑地址150偏移地址段寄存器0000加法器15020位物理地址190段地址第2章 微处理器结构 (2)16位指令指针位指令指针IP(Instruction Pointer)指令指针IP用来存放下一条要执行指令在代码
17、段中的偏移地址,它只有和CS相结合,才能形成指向指令存放单元的物理地址。在程序运行中,IP的内容由BIU自动修改,使它总是指向下一条要取的指令在现行代码段中的偏移地址。程序没有直接访问IP的指令,但通过某些指令可以修改它的内容。例如,转移指令可将转移目标的偏移地址送入IP,来实现程序的转移。第2章 微处理器结构 (3)指令队列缓冲器指令队列缓冲器当EU正在执行指令,且不需占用总线时,BIU会自动地进行预取指令操作,将所取得的指令按先后次序存入一个6字节的指令队列寄存器,该队列寄存器按“先进先出”的方式工作,并按顺序取到EU中执行。其操作遵循下列原则:其操作遵循下列原则:每当指令队列缓冲器中存满
18、一条指令后,EU就立即开始执行。每当BIU发现队列中空了两个字节时,就会自动地寻找空闲的总线周期进行预取指令操作,直到填满为止。第2章 微处理器结构 每当EU执行一条转移、调用或返回指令后,则要清除指令队列缓冲器,并要求BIU从新的地址开始取指令,新取的第一条指令将直接经指令队列缓冲器送到EU去执行,并在新地址基础上再作预取指令操作,实现程序段的转移。注意:注意:由于BIU和EU是各自独立工作的,在EU执行指令的同时,BIU可预取下面一条或几条指令。因此,在一般情况下,CPU执行完一条指令后,就可立即执行存放在指令队列中的下一条指令,而不需要像以往的8位CPU那样,采取先取指令,后执行指令的串
19、行操作方式。第2章 微处理器结构 (4)总线控制逻辑电路总线控制逻辑电路总线控制逻辑电路将8086 CPU的内部总线和外部总线相连,是8086 CPU与内存单元或I/O端口进行数据交换的必经之路。它包括16位数据总线、20位地址总线和若干条控制总线,CPU通过这些总线与外部取得联系,从而构成各种规模的8086微型计算机系统。第2章 微处理器结构 2)执行单元(执行单元(EU:Execution Unit)执行单元中包含包含一个16位的运算器ALU、八个16位的寄存器、一个16位标志寄存器FLAGS、一个数据暂存寄存器和执行单元的控制电路,这个单元进行所有指令的解释和执行,同时管理有关的寄存器。
20、(1)算术逻辑运算单元算术逻辑运算单元(ALU)它是一个16位的运算器,可用于8位、16位二进制算术和逻辑运算,也可按指令的寻址方式计算寻址存储器所需的16位偏移量。(2)标志寄存器标志寄存器(FLAGS/PSW)它是1个16位的寄存器,用来反映CPU运算的状态特征和存放某些控制标志。第2章 微处理器结构 (3)运算暂存器运算暂存器它协助ALU完成运算,暂存参加运算的数据。(4)通用寄存器组通用寄存器组它包括四个16位的数据寄存器AX、BX、CX、DX和4个16位指针与变址寄存器SP、BP与SI、DI。(5)EU控制电路控制电路它负责从BIU的指令队列缓冲器中取指令,并对指令译码,根据指令要求
21、向EU内部各部件发出控制命令,以完成各条指令规定的功能。第2章 微处理器结构 执行单元中的各部件通过16位的ALU总线连接在一起,在内部实现快速数据传输。值得注意的是,这个内部总线与CPU外接的总线之间是隔离的,即这两个总线可以同时工作而互不干扰。EU对指令的执行是从取指令操作码开始的,它从总线接口单元的指令队列缓冲器中每次取一个字节。如果指令队列缓冲器中是空的,那么EU就要等待BIU通过外部总线从存储器中取得指令并送到EU,通过译码电路分析,发出相应控制命令,控制ALU数据总线中数据的流向。如果是运算操作,操作数据经过运算暂存器送入ALU,运算结果经过ALU数据总线送到相应寄存器,同时标志寄
22、存器FLAGS根据运算结果改变状态。在指令执行过程中常会发生从存储器中读或写数据的事件,这时就由EU单元提供寻址用的16位有效地址,在BIU单元中经运算形成一个20位的物理地址,送到外部总线进行寻址。第2章 微处理器结构单项选择题单项选择题18086CPU从功能结构上看,是由()组成的。A控制器和运算器B控制器、运算器和寄存器C控制器和20位物理地址加法器 D执行单元和总线接口单元38086CPU中,存储器物理地址形成算法是()。A段地址偏移地址 B段地址左移4位偏移地址C段地址16H偏移地址D段地址10偏移地址第2章 微处理器结构单项选择题单项选择题18086CPU从功能结构上看,是由(D)
23、组成的。A控制器和运算器B控制器、运算器和寄存器C控制器和20位物理地址加法器 D执行单元和总线接口单元38086CPU中,存储器物理地址形成算法是(B)。A段地址偏移地址 B段地址左移4位偏移地址C段地址16H偏移地址D段地址10偏移地址参考答案第2章 微处理器结构2.8086 CPU的内部寄存器的内部寄存器图图2.4 8086 CPU内部寄存器内部寄存器 数据寄存器 指针与变址寄存器AXAHALSP BXBHBLBP CXCHCLSI DXDHDLDI 段寄存器 指令指针与标志寄存器CS IP DS FLAGS ES SS 第2章 微处理器结构对照图:第2章 微处理器结构 1)通用寄存器通
展开阅读全文