清华大学电子工程系罗嵘制作课件.ppt

1、2023-9-17清华大学电子工程系罗嵘制作12023-9-17清华大学电子工程系罗嵘制作2内容引言 设计方法 EDA技术 IP与SOC 实现方式 设计方式2023-9-17清华大学电子工程系罗嵘制作3引言数字系统的优点 数字系统的应用 数字系统的发展2023-9-17清华大学电子工程系罗嵘制作4优点 Digital systems are generally easier to design Information storage is easy Accuracy and precision are easier to maintain throughout the system Opera

2、tion can be programmed Digital circuits are less affected by noise More digital circuitry can be fabricated on IC chips2023-9-17清华大学电子工程系罗嵘制作5优点 易于设计 易于存储 精确度高 可编程 工作稳定度高，抗干扰能力强 便于大规模集成，芯片面积小2023-9-17清华大学电子工程系罗嵘制作6引言 数字系统的优点数字系统的应用 数字系统的发展2023-9-17清华大学电子工程系罗嵘制作7应用 对信息进行处理、传输 计算机 家用电器 便携式设备 医疗设备 军用设备

3、2023-9-17清华大学电子工程系罗嵘制作8引言 数字系统的优点 数字系统的应用数字系统的发展2023-9-17清华大学电子工程系罗嵘制作9发展 器件和集成技术的发展 器件发展 摩尔定律 IC芯片 IC发展蓝图 代表性IC芯片2023-9-17清华大学电子工程系罗嵘制作10摩尔定律 Moores Law The observation made in 1965 by Gordon Moore,co-founder of Intel,that the number of transistors per square inch on integrated circuits had doubled

4、 every year since the integrated circuit was invented.Moore predicted that this trend would continue for the foreseeable future.In subsequent years,the pace slowed down a bit,but data density has doubled approximately every 18 months,and this is the current definition of Moores Law,which Moore himse

5、lf has blessed.Most experts,including Moore himself,expect Moores Law to hold for at least another two decades.大约每18个月，芯片的集成度提高1倍，而功耗下降1半2023-9-17清华大学电子工程系罗嵘制作11集成电路发展预测(ITRS2001)年份2001 2002 2003 2004 2005 2006 2007特征尺寸(nm)15013010790807065工作频率(MHz)1684 2317 3088 3990 5173 5631 6739晶体管数(M/cm2)891121

6、42178225283357电源电压(V)1.11.01.00.90.90.70.7International Technology Roadmap for Semiconductors2023-9-17清华大学电子工程系罗嵘制作12IC发展的特点集成度越来越高，功能越来越多，芯片设计越来越复杂；特征尺寸不断减小，集成电路中的互连线密度不断提高，线宽和间距越来越小，互连线逐渐成为决定芯片性能的主要因素；工作频率不断提高，这使得集成电路的信号延时敏感度提高；电源电压被不断降低，虽然低电压能够有效降低芯片的功耗，但是同时也降低了集成电路的噪声容限；2023-9-17清华大学电子工程系罗嵘制作13代

7、表性芯片 微处理器Microprocessor 可编程逻辑器件PLD 数字信号处理器Digital Signal Processor 存储芯片RAM/ROM 光电集成芯片Optical Electronic IC2023-9-17清华大学电子工程系罗嵘制作14内容 引言设计方法 EDA技术 IP与SOC 实现方式 设计方式2023-9-17清华大学电子工程系罗嵘制作15设计方法 半导体技术和计算机技术 PLD器件和EDA技术 两种系统方法 Top-down Bottom-up 两种芯片版图方法 正向 逆向2023-9-17清华大学电子工程系罗嵘制作16自上而下 自顶向下 设计方式 设计流程设计

8、验证修改设计再验证 优缺点 完全实现设计要求 需要反复多次设计流程 速度、功耗、价格和可靠性都较为合理 占据系统设计的主流地位2023-9-17清华大学电子工程系罗嵘制作17自上而下设计方式系统级设计功能级描述功能仿真门级描述时序仿真功能模块的划分与定义功能描述转换成门级描述检查时序是否正确（延时）2023-9-17清华大学电子工程系罗嵘制作18自下而上 传统的积木式设计 在自下而上的设计中有时要用到自下而上的方法 缺点：对整个系统缺乏规划2023-9-17清华大学电子工程系罗嵘制作19自下而上设计方式建立基本单元库构成功能块仿真设计成系统仿真2023-9-17清华大学电子工程系罗嵘制作20正

9、向设计 自上而下 设计流程系统描述功能设计逻辑设计电路设计版图设计芯片制造封装测试芯片规划：功能，性能，功耗，成本，尺寸，工艺行为特性：时序图，状态机和模块连接图逻辑结构：综合和优化设计结果晶体管级：元件的电性能物理设计：几何表示流片：工艺线上加工已验证的版图设计结果测试是否符合设计规划2023-9-17清华大学电子工程系罗嵘制作21逆向设计 辅助的设计方法 设计流程已有芯片功能图逻辑图正向设计原理图芯片版图实现/改进芯片2023-9-17清华大学电子工程系罗嵘制作22内容 引言 设计方法 EDA技术 IP与SOC 实现方式 设计方式2023-9-17清华大学电子工程系罗嵘制作23EDA技术的

10、功能 计算机技术、微电子技术和数学 系统级、逻辑级和物理级 范围 低频高频；线性非线性；模拟数字混合；PCB设计芯片设计2023-9-17清华大学电子工程系罗嵘制作24EDA技术的应用系统级设计PLD开发模拟电路设计PCB设计版图设计混合电路设计综合和仿真数字电路设计逻辑级设计EDA工具2023-9-17清华大学电子工程系罗嵘制作25EDA技术（1）3个发展阶段 CAD 1970s PC未普及，功能较弱 CAE 1980s PC开始普及，集成电路规模发展，功能逐步完善 EDA 1990s 制造工艺技术发展，功能强大2023-9-17清华大学电子工程系罗嵘制作26EDA技术（2）现代EDA的发展

11、方向 落后于制造工艺技术 智能性更高，功能更强，高层综合 软硬件协同设计 根据系统功能，划分成软件(C语言)和硬件（HDL）统一的描述语言System C 完善的设计验证工具2023-9-17清华大学电子工程系罗嵘制作27系统级（IP模块）寄存器级（HDL描述）逻辑门级（逻辑图）晶体管级（原理图）版图级（物理版图）复杂度设计效率2023-9-17清华大学电子工程系罗嵘制作28EDA技术（3）现代EDA的特点 用HDL进行系统描述 与工艺无关，语言的标准化和描述能力 适合大规模系统设计，可重用设计 高层综合和优化 系统级综合和优化，支持自上而下的设计方法 设计周期短，设计效率高 并行工程（CE）

12、设计 Concurrent Engineering 系统化、集成化、并行化 开放性和标准化 多种多厂商EDA工具 标准的软件平台框架2023-9-17清华大学电子工程系罗嵘制作29内容 引言 设计方法 EDA技术 IP与SOC 实现方式 设计方式2023-9-17清华大学电子工程系罗嵘制作30IP Intellectual Property 类型 典型的IP核 虚拟器件：门级和寄存器级的HDL代码微处理核MPU，DSP核，Memory核 虚拟接口：系统级代码Ethernet，USB，PCI，IEEE13942023-9-17清华大学电子工程系罗嵘制作31IP类型 软核 在寄存器和门级用HDL描

13、述电路功能 接口、算法、编译码和加密设计 使用灵活，成本低，可预测性差 硬核 基于设计工艺用版图形式描述电路功能 存储器、模拟器件 成本高，可靠性高，效率高 固核 介于软核和硬核之间2023-9-17清华大学电子工程系罗嵘制作32SOC System-On-a-Chip 一个完整的系统集成在一个芯片上 实现方式 全定制 PLD半定制2023-9-17清华大学电子工程系罗嵘制作33内容 引言 设计方法 EDA技术 IP与SOC实现方式 设计方式2023-9-17清华大学电子工程系罗嵘制作34实现方式 器件的选择 性能、设计周期和成本 两种 全定制Full-custom IC设计（通用集成电路）A

14、SIC设计 速度高，功耗低，面积小；设计周期长，成本高 半定制Semi-custom PLD方便灵活，可在实验室反复修改，价格低；速度较慢，面积较大2023-9-17清华大学电子工程系罗嵘制作35Digital SystemsStandard LogicASICMicroprocessors&DSPTTLCMOSECLPLDGate ArrayFull CustomStandard CellSemi Custom2023-9-17清华大学电子工程系罗嵘制作36内容 引言 设计方法 EDA技术 IP与SOC 实现方式设计方式2023-9-17清华大学电子工程系罗嵘制作37设计方式 图形 小规模，

15、设计软件有相应的库 基于硬件描述语言 Verilog&VHDL 印制电路板 在以绝缘材料为基础的板上安装集成电路、电阻和电容等各种元器件，并通过板上的覆铜等导电线路和金属化孔实现元器件之间的连接2023-9-17清华大学电子工程系罗嵘制作38基于HDL的设计流程设计描述选择EDA工具综合和仿真布局布线目标文件ASIC/FPGA结束语当你尽了自己的最大努力时，失败也是伟大的，所以不要放弃，坚持就是正确的。When You Do Your Best,Failure Is Great,So DonT Give Up,Stick To The End感谢聆听不足之处请大家批评指导Please Criticize And Guide The Shortcomings演讲人：XXXXXX 时 间：XX年XX月XX日