第6章主存储器1课件.ppt

1、半导体存储器从半导体存储器从使用功能上划分使用功能上划分：读写存储器读写存储器RAM(Random Access Memory)RAM(Random Access Memory)（随机存取存储器）（随机存取存储器）只读存储器只读存储器ROM(Read Only Memory)ROM(Read Only Memory)RAM:RAM:可读可写；主要用来可读可写；主要用来存放各种现场的输入输出数据、中间存放各种现场的输入输出数据、中间计算结果、与外存交换的信息以及作为堆栈使用；计算结果、与外存交换的信息以及作为堆栈使用；掉电后信息掉电后信息会丢失。会丢失。ROMROM：正常工作时是读出方式；主要用

2、来：正常工作时是读出方式；主要用来存放各种管理、监控存放各种管理、监控程序、操作系统基本输入输出程序（程序、操作系统基本输入输出程序（BIOS)BIOS)；掉电后信息不会掉电后信息不会丢失。丢失。半导体存储器的分类半导体存储器的分类E2PROMFLASH ROMRAMRAM分为双极型分为双极型(Bipolar)(Bipolar)和和MOS RAMMOS RAM两大类。两大类。各种各种RAMRAM特点：特点：共同点：信息易失性。共同点：信息易失性。双极型双极型RAM:RAM:由由TTLTTL晶体管逻辑电路组成；存取速度快晶体管逻辑电路组成；存取速度快（10ns10ns以下）；集成度低；功耗大；用

3、于高速微机中。以下）；集成度低；功耗大；用于高速微机中。静态静态RAMRAM（SRAM):SRAM):以触发器为基本存储电路；速度较快；以触发器为基本存储电路；速度较快；集成度较低；功耗大；用于集成度较低；功耗大；用于CACHECACHE（高速缓存）。（高速缓存）。动态动态RAMRAM（DRAM):DRAM):利用电容存储信息；速度低；集成度高；利用电容存储信息；速度低；集成度高；功耗低；功耗低；需要定时刷新；价格低；需要定时刷新；价格低；用于大容量内存用于大容量内存1.1.掩模掩模ROMROM：早期的早期的ROMROM由半导体厂商按照某种固定线路制造的，由半导体厂商按照某种固定线路制造的，制

4、造好以后就只能读不能改变。这种制造好以后就只能读不能改变。这种ROMROM适用于批量生产适用于批量生产的产品中，成本较低，但不适用于研究工作。的产品中，成本较低，但不适用于研究工作。2.2.可编程序的只读存储器可编程序的只读存储器PROM(Programmable ROM)PROM(Programmable ROM)可由用户对它进行编程，用户只能写一次，已不常用。可由用户对它进行编程，用户只能写一次，已不常用。3.3.可擦去的可编程只读存储器可擦去的可编程只读存储器EPROM(Erasable PROM)EPROM(Erasable PROM)可用紫外线擦除内容；可以多次改写；但需要专用的擦可

5、用紫外线擦除内容；可以多次改写；但需要专用的擦除、写入设备；写入信息很慢（写一个字节除、写入设备；写入信息很慢（写一个字节50MS)50MS)；4.电可擦除电可擦除EPROM（E2PROM)：类似类似EPROM；擦除、写入可在线进行。；擦除、写入可在线进行。5.FLASH ROM:电子盘、数码相机等使用。电子盘、数码相机等使用。6.2.1 6.2.1 基本存储电路基本存储电路 基本存储电路基本存储电路是组成存储器的基础和核心，它是组成存储器的基础和核心，它用来存储一位二进制信息：用来存储一位二进制信息：“0”0”或或“1”1”。在在MOSMOS存储器中，基本存储电路分为：存储器中，基本存储电路

6、分为：静态存储电路：六管静态存储电路静态存储电路：六管静态存储电路 动态存储电路：单管存储电路（电容存储信息）动态存储电路：单管存储电路（电容存储信息）1.1.六管静态存储电路六管静态存储电路静态存储电路是由两个增强型的静态存储电路是由两个增强型的NMOSNMOS反相反相器交叉耦合而成的器交叉耦合而成的触发器触发器。如图如图6-3(a)6-3(a)所示。所示。双稳态触发器双稳态触发器六管静态存储电路六管静态存储电路（1 1）双稳态触发器：）双稳态触发器：T1T1、T2T2为控制管为控制管 T3T3、T4T4为负载管为负载管这个电路具有两个不同的稳定状态：这个电路具有两个不同的稳定状态：若若T1

7、T1截止，截止，A=“1”(A=“1”(高电平高电平)，它使，它使T2T2开启，开启，B=“0”(B=“0”(低电低电平平)而而B=“0”B=“0”又保证了又保证了T1T1截止，状态稳定。截止，状态稳定。T1T1开启，开启，T2T2截止的状态也是互相保证而稳定的。截止的状态也是互相保证而稳定的。因此，可以用这两种不同状态分别表示因此，可以用这两种不同状态分别表示“1”1”或或“0”0”。（2 2）六管静态存储电路：）六管静态存储电路：当当X X的译码输出线为高电平的译码输出线为高电平时时:T5:T5、T6T6管导通，管导通，A A、B B端就与位端就与位线线D0D0和和D0#D0#相连；当这个

8、电路被选中时，相连；当这个电路被选中时，相应的相应的Y Y译码输出也译码输出也是高电平是高电平，故，故T7T7、T8T8管管(它们是一列公用的它们是一列公用的)也是导通的，于也是导通的，于是是D0D0和和D0#(D0#(这是存储器内部的位线这是存储器内部的位线)就与输入输出电路就与输入输出电路I/OI/O及及I/O#(I/O#(这是指存储器外部的数据线这是指存储器外部的数据线)相通。相通。写入信息：写入信息：I/OI/O经经T7T7、T5T5写入写入A A端。端。I/O#I/O#经经T8T8、T6T6写入写入B B端。端。读出信息：读出信息：T5T5开启，开启，T7T7开启，开启，A A端信息

9、经端信息经D0D0、T7T7送到送到I/OI/O线。线。T6T6开启，开启，T8T8开启，开启，B B端信息经端信息经D0#D0#、T8T8送到送到I/O#I/O#线。线。不读不写（存储电路没被选中）：不读不写（存储电路没被选中）：T5T5、T6T6、T7T7、T8T8截止，双截止，双稳态触发器工作，稳态触发器工作，保存信息保存信息。判断存储信息是判断存储信息是“1”/“0”的方法：的方法：静态存储电路读出时可以把静态存储电路读出时可以把I/O与与I/O#线接到一个差动线接到一个差动放大器，由其电流方向即可判定存储单元的信息是放大器，由其电流方向即可判定存储单元的信息是“1”还是还是“0”；也

10、可以只有一个输出端接到外部，以其有无电流通过；也可以只有一个输出端接到外部，以其有无电流通过而判定所存储的信息。而判定所存储的信息。这种存储电路，它的这种存储电路，它的读出是非破坏性的读出是非破坏性的，即信息在读出，即信息在读出后仍保留在存储电路内。后仍保留在存储电路内。特点：特点：只要有电源，信息不会丢失，不用刷新只要有电源，信息不会丢失，不用刷新 由于总有一个管子开启，能耗大由于总有一个管子开启，能耗大 速度快、集成度低、成本高。速度快、集成度低、成本高。8个这样的存储电路并行工作组成一个字节的信息；个这样的存储电路并行工作组成一个字节的信息；六管静态存储电路是组成六管静态存储电路是组成S

11、RAM的基础。的基础。2.2.单管存储电路单管存储电路单管存储电路是由一个管子单管存储电路是由一个管子T1T1和一个电容和一个电容C C构成。构成。写入时：写入时：字选择线为字选择线为“1”1”，T1T1管导通，写入信号由位线管导通，写入信号由位线(数数据线据线)存入电容存入电容C C中。中。读出时：读出时：字选择线为字选择线为“1”1”，存储在电容存储在电容C C上的电荷，上的电荷，通过通过T1T1输出到数据线上，输出到数据线上，通过读出放大器即可得通过读出放大器即可得到存储信息。信息读出到存储信息。信息读出后，信息会被破坏，需要后，信息会被破坏，需要恢复。恢复。单管动态存储电路的特点：单管

12、动态存储电路的特点：存储电路简单、集成度高。存储电路简单、集成度高。读出后存储电路的信息受到破坏，需要恢复。读出后存储电路的信息受到破坏，需要恢复。需要定时刷新。需要定时刷新。8个单管动态存储电路并行工作，组成一个字节。个单管动态存储电路并行工作，组成一个字节。单管动态存储电路是组成单管动态存储电路是组成DRAM的基础。的基础。字选择线（行线）字选择线（行线）D0D7一个基本存储电路表示一个二进制位。一个基本存储电路表示一个二进制位。8 8个基本的存储电路并行处理表示一个字节。个基本的存储电路并行处理表示一个字节。这些存储电路有规则地组合起来，就是这些存储电路有规则地组合起来，就是存储体存储体

13、。存储器的构成：存储器的构成：存储体：由许多基本存储电路组成存储体：由许多基本存储电路组成 外围电路：外围电路：译码器、译码器、I/OI/O电路、电路、片选控制端、三态缓片选控制端、三态缓 冲器冲器1.1.存储体存储体存储器芯片容量：存储器芯片容量：字数字数字长（字长（1024*1位、位、1024*4位）位）存储器的组织：存储器的组织：在较大容量的存储器中，往往把在较大容量的存储器中，往往把各个字的同各个字的同一位组织在一个片中。一位组织在一个片中。例如图例如图6-56-5中的中的102410241 1位，它是位，它是10241024个字的同一位；个字的同一位；409640961 1位，则是位

14、，则是40964096个字的同一位。个字的同一位。由这样的由这样的8 8个芯片则可组成个芯片则可组成 102410248 8位或位或409640968 8位存储体。位存储体。存储体中各个存储电路的排列形式：矩阵形式存储体中各个存储电路的排列形式：矩阵形式如如 323232=102432=1024，或，或646464=409664=4096。由由X X选择线（行线）和选择线（行线）和Y Y选择线（列线）共同选择选择线（列线）共同选择所所需要的需要的存储单元存储单元（某一位（某一位/几位）。几位）。存储体存储体矩阵结构优点矩阵结构优点：节省译码和驱动电路。：节省译码和驱动电路。102410241

15、1位存储芯片：位存储芯片：若不采用矩阵的办法，则译码输出线就需要有若不采用矩阵的办法，则译码输出线就需要有10241024条；条；在采用在采用X X、Y Y译码驱动时，则只需要译码驱动时，则只需要32+32=6432+32=64条。条。2.2.外围电路外围电路地址译码器、地址译码器、I/O电路、片选控制端、三台缓冲器电路、片选控制端、三台缓冲器(1)(1)地址译码器地址译码器存储单元是存储单元是按地址来选择按地址来选择的。的。如内存为如内存为64KB64KB，则地址信息为，则地址信息为1616位位(2(21616=64K)=64K)。CPUCPU要选择某一单元：要选择某一单元：在地址总线上输出

16、此单元的地址信号给存储器，在地址总线上输出此单元的地址信号给存储器，存储器对地址信号译码，选择需要访问的单元。存储器对地址信号译码，选择需要访问的单元。(2)I/O(2)I/O电路电路它处于数据总线和被选用的单元之间，用来它处于数据总线和被选用的单元之间，用来控制被选中单元的读出或写入，并具有放大信息的控制被选中单元的读出或写入，并具有放大信息的作用。作用。(3)(3)片选控制端片选控制端CS#(Chip Select)CS#(Chip Select)一个存储体总是要由一定数量的芯片组成。一个存储体总是要由一定数量的芯片组成。在地址选择时：在地址选择时：首先要选片首先要选片，用，用地址译码器输

17、出和地址译码器输出和一些控制信号一些控制信号(如如IO/M#)IO/M#)形成选片信号；形成选片信号；只有当只有当CS#CS#有效选中某一片时，此片所连的地址线才有效选中某一片时，此片所连的地址线才有效，有效，才能对这一片上的存储单元进行读或写的操才能对这一片上的存储单元进行读或写的操作作。(4)(4)集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器为了扩展存储器的字数，常需将几片为了扩展存储器的字数，常需将几片RAMRAM的数的数据线并联使用；或与双向的数据总线相接。这就需据线并联使用；或与双向的数据总线相接。这就需要用到集电极开路或三态输出缓冲器。要用到集电极开路或三态输出缓冲器。在动

18、态在动态MOS RAMMOS RAM中，还有预充、刷新等方面的控制中，还有预充、刷新等方面的控制电路电路3.3.地址译码的方式地址译码的方式地址译码有两种方式：地址译码有两种方式：单译码方式或称字结构，适用于小容量存储器中；单译码方式或称字结构，适用于小容量存储器中；双译码方式：或称复合译码结构。双译码方式：或称复合译码结构。(1)(1)单译码方式单译码方式在单译码结构中，字线选择某个字的所有位在单译码结构中，字线选择某个字的所有位。图图6-66-6是一种单译码结构的存储器。是一种单译码结构的存储器。容量：容量：1616字字4 4位的存储器，共有位的存储器，共有6464个基本电路（六管静态个基

19、本电路（六管静态存储电路）。存储电路）。排列方式：排列方式：1616行行4 4列，每一行对应一个字，每一列对应列，每一行对应一个字，每一列对应其中的一位（其中的一位（4 4位并行操作）。位并行操作）。地址线：地址线：4 4根（根（2 24 4=16=16）数据线：数据线：4 4根（根（4 4位）。每一列位）。每一列(16(16个电路个电路)的的数据线数据线是是公公共的。共的。字线：字线：每一行每一行(四个基本电路四个基本电路)的的选择线选择线是是公共的公共的；16字字4位存储器的单译码结构位存储器的单译码结构字线字线数据线数据线(2)(2)双译码方式双译码方式采用双译码方式，可以减少选择线的数

20、目。采用双译码方式，可以减少选择线的数目。在双译码结构中，地址译码器分成两个。在双译码结构中，地址译码器分成两个。若每一个有若每一个有n/2n/2个输入端，它可以有个输入端，它可以有2 2n/2个输出状态，个输出状态，两个地址译码器就共有两个地址译码器就共有2 2n/2 2 2n/2=2=2n个输出状态。个输出状态。而译码输出线却只有而译码输出线却只有2 2n/2+2+2n/2=2=2 2 2n/2 根。根。若若n=10n=10，双译码的输出状态为，双译码的输出状态为2 210=1024=1024个，而译码个，而译码线却只要线却只要2 22 25=64=64根。但在单译码结构中却需要根。但在单

21、译码结构中却需要10241024根选择线。根选择线。采用双译码结构的采用双译码结构的10241的电路的电路字线字线位线位线列线列线单译码结构特点：单译码结构特点：n个地址对应个地址对应2n根字线。根字线。每行的选择线是公共的。每行的选择线是公共的。信息的读出和写入受读信息的读出和写入受读/写选通控制。写选通控制。复合译码结构特点：复合译码结构特点：n根地址线分成两部分，一部分作行译码，根地址线分成两部分，一部分作行译码，另一部分作列译码，生成的译码选择线少。另一部分作列译码，生成的译码选择线少。每行的选择线是公共的。每行的选择线是公共的。行选择线和列选择线同时有效的存储单元才行选择线和列选择线

22、同时有效的存储单元才能进行读写。能进行读写。18个引脚：个引脚：10根地址线，根地址线，4根数据线，根数据线，WE#、CS#、Vcc、GND容量：容量：1024*4位：有位：有1024个字，字长个字，字长4位（位（4位并行操作）。位并行操作）。基本存储电路：基本存储电路：六管静态存储电路六管静态存储电路1024*4=4096个。个。存储体排列方式：存储体排列方式：64*64矩阵。矩阵。地址线：地址线：10根，根，210=1024，A0A9。译码方式：译码方式：双译码结构双译码结构 A3A8：行译码，产生：行译码，产生64根字线根字线 A0A2、A9：列译码，产生：列译码，产生16根列线根列线数

23、据线：数据线：4根，双向根，双向片选信号：片选信号：CS#写允许：写允许：WE#，低电平写入，高电平读出，低电平写入，高电平读出 （CS#有效，有效，WE#才起作用）才起作用）读数据：读数据：地址信号送入地址译码器，某一行线、列线同地址信号送入地址译码器，某一行线、列线同时有效，时有效，CS#有效，有效，WE#为高电平，则被选中的为高电平，则被选中的4位数据位数据通过内部数据线、三态缓冲器读出，送到外部数据总线。通过内部数据线、三态缓冲器读出，送到外部数据总线。写数据：写数据：地址信号送入地址译码器，某一行线、列线同地址信号送入地址译码器，某一行线、列线同时有效，时有效，CS#有效，有效，WE

24、#为低电平，数据总线上的为低电平，数据总线上的4位数位数据通过三态缓冲器、据通过三态缓冲器、I/O电路写入被选中的存储电路。电路写入被选中的存储电路。CPUCPU对存储器进行读写操作：（存储器读、写周期时序）对存储器进行读写操作：（存储器读、写周期时序）首先要由地址总线给出首先要由地址总线给出地址信号地址信号；然后要发出相应的是读还是写的然后要发出相应的是读还是写的控制信号；控制信号；最后才能在数据总线上进行最后才能在数据总线上进行信息交流（数据传递）信息交流（数据传递）。所以，所以，RAMRAM与与CPUCPU的连接，主要有以下三个部分：的连接，主要有以下三个部分：(1)(1)地址线的连接；

25、地址线的连接；(2)(2)数据线的连接；数据线的连接；(3)(3)控制线的连接。控制线的连接。在连接中要考虑的问题有以下几个方面：在连接中要考虑的问题有以下几个方面：(1)CPU(1)CPU总线的负载能力总线的负载能力CPUCPU在设计时，一般输出线的直流负载能力为带一个在设计时，一般输出线的直流负载能力为带一个TTLTTL负载。现存储器都为负载。现存储器都为MOSMOS电路，直流负载很小，主要的负电路，直流负载很小，主要的负载是电容负载。载是电容负载。在小型系统中在小型系统中，CPUCPU是可以直接与存储器相连的。是可以直接与存储器相连的。在较大的系统中在较大的系统中，需要时就要加上缓冲器，

26、由，需要时就要加上缓冲器，由缓冲器的输出缓冲器的输出再带负载。再带负载。地址总线：加锁存器（地址总线：加锁存器（74LS373)数据总线：加三态双向驱动器（数据总线：加三态双向驱动器（74LS245)控制总线：加三态单向驱动器（控制总线：加三态单向驱动器（74LS244）(2)CPU(2)CPU的时序和存储器的存取速度之间的配的时序和存储器的存取速度之间的配合问题合问题CPUCPU在取指和存储器读或写操作时，是有固在取指和存储器读或写操作时，是有固定时序的，就要由这来确定对存储器的存取速度定时序的，就要由这来确定对存储器的存取速度的要求。或在存储器已经确定的情况下，考虑是的要求。或在存储器已经

27、确定的情况下，考虑是否需要否需要T TW周期，以及如何实现。周期，以及如何实现。(3)(3)存储器的地址分配和选片问题存储器的地址分配和选片问题一方面：一方面：内存通常分为内存通常分为RAMRAM和和ROMROM两大部分，两大部分，有些内存区是被系统占用的。（有些内存区是被系统占用的。（0A0000H0FFFFFH0A0000H0FFFFFH属于内存保留区，留给显卡属于内存保留区，留给显卡BIOSBIOS和和BASICBASIC使用，用使用，用户不能使用）户不能使用）另一方面：另一方面：一般存储器总是由许多存储器芯片组成，一般存储器总是由许多存储器芯片组成，因此涉及到芯片组织和如何产生选片信号

28、的问题。因此涉及到芯片组织和如何产生选片信号的问题。选片控制的译码方式：全译码方式选片控制的译码方式：全译码方式 线选控制线选控制 部分译码方式部分译码方式(4)(4)控制信号的连接控制信号的连接CPUCPU在与存储器交换信息时，有以下几个控在与存储器交换信息时，有以下几个控制信号制信号(对对80868086来说来说)：IO/M#IO/M#，RD#RD#，WR#WR#以及以及READYREADY（或（或WAIT#WAIT#）信号。要考虑这些信号如何与）信号。要考虑这些信号如何与存储器要求的控制信号相连，以实现所需的控制存储器要求的控制信号相连，以实现所需的控制作用。作用。分析：分析：（1）确定

29、需要的芯片个数：）确定需要的芯片个数：（2K*8位）位）/(1K*4位）位）=4片片（2）芯片组织：）芯片组织：cpu一个字节是一个字节是8位，位，8位并行处理。位并行处理。每两片每两片2114组成一个组成一个1K*8位的芯片组（同一个位的芯片组（同一个CS#端控制）。共分成端控制）。共分成2组。组。（3）地址分配和）地址分配和CS#：（全译码、线选、部分译码方式）：（全译码、线选、部分译码方式）A0A9直接和各芯片相连。直接和各芯片相连。A10A15经地址译码器产生经地址译码器产生CS#，每组对应一个，每组对应一个CS#（4）数据线：每组芯片中一片接）数据线：每组芯片中一片接D0D3,另一片

30、接另一片接D4D7（5）WE#:与与cpu的的WR#相连：高电平是读出；低电平写入。相连：高电平是读出；低电平写入。CPU与与RAM连接时选片控制的译码方式：连接时选片控制的译码方式：全译码方式：全译码方式：高位地址线全部参与译码，生成高位地址线全部参与译码，生成CS#。优点：地址唯一优点：地址唯一 缺点：电路复杂缺点：电路复杂线选控制：线选控制：用一根高位地址线和控制信号生成用一根高位地址线和控制信号生成CS#优点：电路简单优点：电路简单 缺点：地址不唯一，有重叠区缺点：地址不唯一，有重叠区部分译码方式：部分译码方式：用高位地址线的一部分译码后生成用高位地址线的一部分译码后生成CS#仍然存在

31、地址重叠区仍然存在地址重叠区1.Intel 2164A1.Intel 2164A的结构的结构容量：容量：64K*1位：有位：有64K个字，字长个字，字长1位。位。基本存储电路：基本存储电路：单管动存储电路单管动存储电路64K*1=64K个。个。存储体排列方式：存储体排列方式：4个个128*128矩阵。矩阵。地址线：地址线：8根，根，A0A7（行、列地址分别传送（行、列地址分别传送RAS#、CAS#）译码方式：译码方式：8位行地址位行地址(A06)译码生成译码生成128条选择线。（每个矩阵选中一行）条选择线。（每个矩阵选中一行）8位列地址位列地址(A06)译码生成译码生成128条选择线。（每个矩

32、阵选中一列）条选择线。（每个矩阵选中一列）数据线：数据线：2根，单向，根，单向，输入、输出分别传送输入、输出分别传送。写允许：写允许：WE#，低电平写入，高电平读出。（没有，低电平写入，高电平读出。（没有CS端）端）Intel 2164A的内部结构示意图的内部结构示意图三态门三态门选择器选择器同步触发器同步触发器读出写入RA7CA764Kb64Kb存储体由存储体由4 4个个128128128128的存储矩阵的存储矩阵构成。构成。每个每个128128128128的存储矩阵，有的存储矩阵，有7 7条行地址和条行地址和7 7条列地址线条列地址线进行选择。进行选择。7 7条行地址条行地址(A0A6）经

33、过译码产生）经过译码产生128128条选择线，分别条选择线，分别 选择选择128128行；行；7 7条列地址线条列地址线(A8A14）经过译码也产生）经过译码也产生128128条选择线，条选择线，分别选择分别选择128128列。列。行、列选择线行、列选择线同时作用在同时作用在4 4个存储矩阵上个存储矩阵上。共有。共有4 4个存储个存储单元被选中，最后经过单元被选中，最后经过1/41/4门门(由由RA7RA7、CA7CA7控制控制)电路选中一电路选中一个单元进行读写。个单元进行读写。2、读周期：、读周期：给出行地址给出行地址RA7RA0,经过一定时间，经过一定时间，RAS#有效。有效。经过一段时

34、间，经过一段时间，WE#为高电平。为高电平。给出列地址给出列地址CA7CA0,进过一定时间，进过一定时间，CAS#有效。有效。经过一定时间，存储电路中信息被读出。经过一定时间，存储电路中信息被读出。3、写周期：与读周期类似。、写周期：与读周期类似。与读周期区别：与读周期区别：WE#为低电平。为低电平。4、读、读-修改修改-写周期：读周期和写周期的组合。写周期：读周期和写周期的组合。5、刷新周期：只有行地址信号有效。、刷新周期：只有行地址信号有效。6、数据输出操作：要经过三态缓冲器，三态缓冲器受、数据输出操作：要经过三态缓冲器，三态缓冲器受CAS#控制。控制。特点：信息非易失性特点：信息非易失性

35、 6.4.1 6.4.1 掩模只读存储器掩模只读存储器 掩模只读存储器由制造厂做成，掩模只读存储器由制造厂做成，用户不能进用户不能进行修改，只能读出行修改，只能读出。这类。这类ROMROM可由二极管、双极可由二极管、双极型晶体管或型晶体管或MOSMOS电路构成，但工作原理是类似的。电路构成，但工作原理是类似的。掩模掩模ROMROM有两种译码方式：有两种译码方式：字译码结构字译码结构 复合译码结构复合译码结构1.1.字译码结构字译码结构例：字译码结构的掩膜例：字译码结构的掩膜ROMROM容量：容量：4 44 4位的位的MOS ROMMOS ROM排列形式：排列形式：4 4*4 4矩阵矩阵译码方式

36、：译码方式：字译码方式字译码方式地址线：地址线：两位地址线（译码后生成两位地址线（译码后生成4 4条字线）条字线）数据线（位线）数据线（位线）：4 4条条 在图示的存储矩阵中，有的列是连有管子的，有的列在图示的存储矩阵中，有的列是连有管子的，有的列没有连管子，这是在制造时由二次光刻版的图形没有连管子，这是在制造时由二次光刻版的图形(掩模掩模)所所决定的，所以把它叫作掩模式决定的，所以把它叫作掩模式ROMROM。0 1 1 00 1 0 11 0 1 00 0 0 02.2.复合译码结构复合译码结构例：复合译码结构的掩膜例：复合译码结构的掩膜ROM容量：容量：10240241 1位的位的MOS

37、ROMMOS ROM排列形式：排列形式：3232*3232矩阵矩阵地址线：地址线：1010条地址线条地址线译码方式：译码方式：复合译码方式复合译码方式数据线：数据线：1 1位位8 8个这样的电路，它们的地址线并联，数据线分别接个这样的电路，它们的地址线并联，数据线分别接D0-D7D0-D7则则可得到可得到8 8位信号输出。位信号输出。1 1、基本存储电路、基本存储电路为了便于用户根据需要来确定为了便于用户根据需要来确定ROMROM的存储内容，以便在研的存储内容，以便在研究工作中，试验各种究工作中，试验各种ROMROM方案方案(即可由用户改变即可由用户改变ROMROM所存的所存的内容内容)，在，

38、在2020世纪世纪7070年代初就发展产生了一种年代初就发展产生了一种EPROM(Erasable Programmable ROM)EPROM(Erasable Programmable ROM)电路。它的一个基电路。它的一个基本电路如图本电路如图6-336-33所示。所示。浮栅浮栅MOS管管 EPROM基本存储电路基本存储电路 原始状态原始状态:浮栅管浮栅管MOSMOS管的管的D D和和S S之间不导通之间不导通,存储电路信息存储电路信息 是是”1”1”读信息读信息:字线、位线同时选中一位，其中信号被读出。（正字线、位线同时选中一位，其中信号被读出。（正 常工作状态）常工作状态）擦除：擦除

39、：用紫外线照射石英玻璃窗口用紫外线照射石英玻璃窗口2525分钟左右，分钟左右，整片信息整片信息 被擦除。（内容全部是被擦除。（内容全部是“1”1”）。）。写入：写入：D D和和S S之间加之间加25V25V电压，另外加编程脉冲，写入信息。电压，另外加编程脉冲，写入信息。（一个字节、一个字节写入）。（一个字节、一个字节写入）。擦除、写入需要离线进行。擦除、写入需要离线进行。2.2.一个一个EPROMEPROM的例子（的例子（INTEL 2716INTEL 2716）（1）容量：）容量：2K2K*8 8位位（2）排列方式：）排列方式：128*128矩阵（矩阵（128列分成列分成16组，每组组，每组

40、8列）列）（2）地址线：）地址线：1111条地址线条地址线 （4）译码方式：）译码方式：复合译码方式复合译码方式 （7 7条用于行译码，产生条用于行译码，产生2 27 7条字线）条字线）(4(4条用于列译码，产生条用于列译码，产生2 24 4条列线，每条列线条列线，每条列线同时控制同时控制8 8位）位）（5）数据线：）数据线：8 8位位 （6）控制线：）控制线：片选片选CE#、输出允许：输出允许：OE#编程控制：编程控制：Vpp工作原理：工作原理：读信息：读信息：写信息：写信息：一个单元、一个单元的进行。一个单元、一个单元的进行。VppVpp接接25V25V；OE#OE#接高电平；数据接到接高

41、电平；数据接到O O0 0 O O7 7端；地址端；地址 送到地址线上；在送到地址线上；在OE#OE#端加端加50MS50MS正脉冲，信息被写正脉冲，信息被写 入入EPROMEPROM中。中。3 3、高集成度、高集成度EPROM(INTEL27128)EPROM(INTEL27128)（1）容量：）容量：16K16K*8 8位位（2）地址线：）地址线：14 14根根（3）数据线：）数据线：8 8根根（4）控制线：）控制线：CS#CS#、OE#OE#、PGM#PGM#（5）电源：）电源：工作方式：工作方式：(1)读方式：正常工作方式（读方式：正常工作方式（CE#=0;OE#=0;PGM#=1)(

42、2)备用方式：（备用方式：（CE#=1;OE#、PGM#任意；任意；)(3)编程方式：（编程方式：（CE#=0;OE#=1;PGM#=0；Vpp=21V)(4)编程禁止：（编程禁止：（CE#=1;OE#、PGM#任意；任意；Vpp=21V)(5)校验：（校验：（CE#=0;OE#=0;PGM#=1，Vpp=21V)(6)Intel编程方法：（编程方法：（CE#=0;OE#=1;PGM#=0；Vpp=21V)EPROM特点：特点：优点：可多次反复使用优点：可多次反复使用缺点：擦写时，必须从工作电路上取下缺点：擦写时，必须从工作电路上取下 擦除时是整片擦除擦除时是整片擦除 写入是一个字节一个字节的

43、进行。写入是一个字节一个字节的进行。4.4.电可擦除的可编程序的电可擦除的可编程序的ROMROM即即E E2PROM(Electrically Erasable Programmable ROM)PROM(Electrically Erasable Programmable ROM)一个一个E E2PROMPROM管子的结构示意图如图管子的结构示意图如图6-416-41所示。它的工所示。它的工作原理与作原理与EPROMEPROM类似，当浮空栅上没有电荷时，管子的漏极类似，当浮空栅上没有电荷时，管子的漏极和源之间不导电，若设法使浮空栅带上电荷，则管子就导通。和源之间不导电，若设法使浮空栅带上电荷

44、，则管子就导通。在在E E2PROMPROM中中使浮空栅带上电荷和消去电荷的方法与使浮空栅带上电荷和消去电荷的方法与EPROMEPROM中中是不同的。是不同的。在在E E2PROMPROM中漏极上面增加了一个隧道二极管，它在第中漏极上面增加了一个隧道二极管，它在第二栅与漏极之间的电压二栅与漏极之间的电压UGUG的作用下的作用下(在电场的作用下在电场的作用下)，可以，可以使电荷通过它流向浮空栅使电荷通过它流向浮空栅(即起编程作用即起编程作用)；若；若UGUG的极性相反的极性相反也可以使电荷从浮空栅流向漏极也可以使电荷从浮空栅流向漏极(起擦除作用起擦除作用)。编程与擦除所用的电流是极小的，可用极普

45、通的电源供编程与擦除所用的电流是极小的，可用极普通的电源供给给UGUG。E E2PROMPROM的另一个优点是擦除可以按字节分别进行的另一个优点是擦除可以按字节分别进行(不像不像EPROMEPROM擦除时把整个芯片的内容全变为擦除时把整个芯片的内容全变为“1”)1”)。字节的编程和擦除都只需要字节的编程和擦除都只需要10ms10ms。5.5.新一代可编程只读存储器新一代可编程只读存储器FLASHFLASH存存储器储器(1)FLASH(1)FLASH单元存储电路单元存储电路FLASHFLASH的典型结构与逻辑符号如图的典型结构与逻辑符号如图6-336-33所示。所示。其工作原理与其工作原理与E

46、E2PROMPROM有些类似，但工作机制却有所不有些类似，但工作机制却有所不同。同。FLASHFLASH的信息存储电路由一个晶体管构成，通过沉积的信息存储电路由一个晶体管构成，通过沉积在衬底上被场氧化物包围的多晶硅浮空栅来保存电荷，以此在衬底上被场氧化物包围的多晶硅浮空栅来保存电荷，以此维持衬底上源、漏极之间导电沟道的存在，从而保持其上的维持衬底上源、漏极之间导电沟道的存在，从而保持其上的信息存储。信息存储。若浮空栅上保存有电荷，则在源、漏极之间形成导若浮空栅上保存有电荷，则在源、漏极之间形成导电沟道，为一种稳定状态，可以认为该单元电路保存电沟道，为一种稳定状态，可以认为该单元电路保存“0”0

47、”的信息；的信息；若浮空栅上没有电荷存在，则在源、漏极之间无法若浮空栅上没有电荷存在，则在源、漏极之间无法形成导电沟道，为另一种稳定状态，可以认为该单元电形成导电沟道，为另一种稳定状态，可以认为该单元电路保存路保存“1”1”的信息的信息。(2)(2)对对FLASHFLASH擦除和编程擦除和编程上述这两种稳定状态可以相互转换：上述这两种稳定状态可以相互转换：状态状态“0”0”到状到状态态“1”1”的转换过程，是将浮空栅上的电荷移走的过程，如的转换过程，是将浮空栅上的电荷移走的过程，如图图6-34(a)6-34(a)所示。所示。擦除：擦除：若在源极与栅极之间加一个若在源极与栅极之间加一个正向电压正

48、向电压UgsUgs12V12V(或是或是一个其他值一个其他值)，则浮空栅上的电荷将向源极扩散，从而导致，则浮空栅上的电荷将向源极扩散，从而导致浮空栅的部分电荷丢失，不能在源、漏极之间形成导电沟道，浮空栅的部分电荷丢失，不能在源、漏极之间形成导电沟道，完成状态的转换。完成状态的转换。对对FLASHFLASH编程：编程：当要进行状态当要进行状态“1”1”到状态到状态“0”0”的转换时，的转换时，如图如图6-34(b)6-34(b)所示：所示：在栅极与源极之间加一个正向电压在栅极与源极之间加一个正向电压UsgUsg（与上面提到的（与上面提到的电压电压UgsUgs的极性相反）；的极性相反）；在漏极与源

49、极之间加一个正向电压在漏极与源极之间加一个正向电压UsdUsd；保证保证UsgUsgUsdUsd；来自源极的电荷向浮空栅扩散，使浮空栅上带上电荷，来自源极的电荷向浮空栅扩散，使浮空栅上带上电荷，在源、漏极之间形成导电沟道，完成状态的转换。在源、漏极之间形成导电沟道，完成状态的转换。正常的读取：正常的读取：撤消撤消UsgUsg，加一个适当的，加一个适当的UsdUsd即可。根据测即可。根据测定，正常使用情况下在浮空栅上编程的电荷可以保存定，正常使用情况下在浮空栅上编程的电荷可以保存100100年年而不丢失。而不丢失。(3)FLASH(3)FLASH与其他类型存储器的比较与其他类型存储器的比较 由于

50、由于FLASHFLASH只需单个器件只需单个器件(即一个晶体管即一个晶体管)即可保存信息即可保存信息，因此具有很高的集成度，这与因此具有很高的集成度，这与DRAMDRAM类似，由于类似，由于DRAMDRAM用一个电用一个电容来保存电荷，而电容存在漏电现象，故需要动态刷新电路容来保存电荷，而电容存在漏电现象，故需要动态刷新电路对电容进行不断的电荷补偿。对电容进行不断的电荷补偿。在访问速度上在访问速度上FLASHFLASH也已经接近也已经接近EDOEDO类型的类型的DRAMDRAM。供电撤供电撤消之后，保存在消之后，保存在FLASHFLASH中的信息不丢失中的信息不丢失，FLASHFLASH具有只