第7章：基本系统设计 .ppt

1、第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 了解了解TMS320C54x硬件系统组成硬件系统组成;掌握外部存储器和掌握外部存储器和I/O扩展电路、扩展电路、A/D和和D/A接接口、时钟及复位等电路设计方法口、时钟及复位等电路设计方法;了解供电系统设计、了解供电系统设计、JTAG在线仿真调试接口在线仿真调试接口电路设计以及电路设计以及TMS320C54x的引导方式。的引导方式。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.1 7.1 TMS320C54xTMS320C54x硬件系统组成硬件系统组成 典型的典型的DSP目

2、标板包括目标板包括DSP、存储器、模拟控制与处理电路、存储器、模拟控制与处理电路、各种控制口与通信口、电源处理以及为并行处理提供的同步电路等各种控制口与通信口、电源处理以及为并行处理提供的同步电路等 第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.2 外部存储器和外部存储器和I/O扩展扩展扩展的原因：扩展的原因：（1）仅有少数仅有少数DSP采用片内采用片内EPROM/Flash存储程序存储程序，可以不，可以不外挂；大多数外挂；大多数DSP在加电后，从在加电后，从EPROM/Flash中读取固化程中读取固化程序，将其装到片内或片外序，将其装到片内或片外RAM

3、中运行，这样做的一个原因是中运行，这样做的一个原因是RAM的访问速度较快。的访问速度较快。（2）在许多场合需要用片外）在许多场合需要用片外RAM存储大量数据并与其他设备存储大量数据并与其他设备握手并传输数据。握手并传输数据。（3）C54x的片内通用的片内通用I/O资源有限，而在实际应用中，很多情资源有限，而在实际应用中，很多情况要通过输入况要通过输入/输出接口完成外设与输出接口完成外设与DSP的联系，因此，一个的联系，因此，一个应用系统应用系统I/O的扩展往往是不可缺少的。的扩展往往是不可缺少的。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 扩展的方法：扩展

4、的方法：C54x DSP的外部接口包括的外部接口包括数据总线数据总线、地址总线地址总线和一组和一组用于访问片外存储器与用于访问片外存储器与I/O端口的端口的控制信号线控制信号线。C54x DSP外部程序、数据存储器以及外部程序、数据存储器以及I/O扩展地址和数扩展地址和数据总线的复用，完全依靠据总线的复用，完全依靠片选片选和和读写选通读写选通配合配合时序控制时序控制完成。完成。表表7-1 外部接口总线是一组并行接口。它有外部接口总线是一组并行接口。它有两个相互排斥的两个相互排斥的选通信号选通信号/MSTRB和和/IOSTRB。前者用于访问外部程序或数。前者用于访问外部程序或数据存储器，后者用于

5、访问据存储器，后者用于访问I/O设备。读设备。读/写信号则控制数据传写信号则控制数据传送的方向。送的方向。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.2.1 外扩存储器设计外扩存储器设计为了高速交换数据，采用为了高速交换数据，采用并口并口扩展存储器。扩展存储器。在选择外部存储器时，应考虑的主要问题：在选择外部存储器时，应考虑的主要问题：在在DSP应用系统中最好使用同一工作电压的外部存应用系统中最好使用同一工作电压的外部存储器（储器（+5V，+3.3V，+1.8V），以方便系统的硬件设），以方便系统的硬件设计，提高存取效率。计，提高存取效率。DSP无论是

6、运算还是存取数据，速度都很快。必须无论是运算还是存取数据，速度都很快。必须选择高速的存储器与之匹配。当存储器的速度无法实现选择高速的存储器与之匹配。当存储器的速度无法实现与与DSP的同步时，则的同步时，则DSP需要以软件或硬件的方式插入等需要以软件或硬件的方式插入等待周期，以便和外部存储器或外设交换数据。待周期，以便和外部存储器或外设交换数据。外部存储器的容量大小应由系统需求来决定。除应外部存储器的容量大小应由系统需求来决定。除应注意总容量的大小外，还要注意数据总线的位数。在系注意总容量的大小外，还要注意数据总线的位数。在系统设计时，建议选用具有相同数据总线位数的统设计时，建议选用具有相同数据

7、总线位数的DSP芯片和芯片和外部存储器，这样将有助于简化软件设计。外部存储器，这样将有助于简化软件设计。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.2 7.2 外部存储器和外部存储器和I/OI/O扩展扩展 外部存储器扩展电路外部存储器扩展电路（直接接口法）（直接接口法）其中：其中：ADDRESS为地址总线，为地址总线，DATA为数据总线，为数据总线，R/WR/W为读为读/写信号写信号(输出输出)，/MSTRB/MSTRB为外部存储器选通信号为外部存储器选通信号(输出输出)，/DS/DS为数据空间选择信号为数据空间选择信号(输输出出)，/PS/PS为程序

8、空间选择信号为程序空间选择信号(输出输出)，READYREADY为数据准备好信号为数据准备好信号(输入输入)，/MSC/MSC为微状态完成信号为微状态完成信号(输出输出)。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.2.2 外扩外扩I/O接口电路设计接口电路设计1.I/O配置（配置（3部分构成）部分构成）1)通用通用I/O引脚：引脚：BIO和和XF：用来监控外围设备：用来监控外围设备，在时，在时间要求苛刻的循环中，不允许受干扰。此时可以根据该间要求苛刻的循环中，不允许受干扰。此时可以根据该引脚的状态引脚的状态(即外围设备的状态即外围设备的状态)决定分支

9、转移的去向，以决定分支转移的去向，以代替中断。代替中断。：可以通过软件命令向外部器件发：可以通过软件命令向外部器件发信号。信号。例如：例如：SSBX XF ；引脚置引脚置1 RSBX XF；引脚复位引脚复位第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 2)BSP引脚用作通用引脚用作通用I/O 在满足下面在满足下面的情况下能将串口的引脚的情况下能将串口的引脚(CLKX、FSX、DX、CLKR、FSR和和DR)用做通用的用做通用的I/O引脚。引脚。(1)串口的相应部分处于复位状态串口的相应部分处于复位状态，即寄存器，即寄存器SPC1，2中的中的(R/X)RST0

10、。(2)串口的通用串口的通用I/O功能被使用功能被使用，即寄存器，即寄存器PCR中的中的 (R/X)IOEN1。串口的引脚控制寄存器串口的引脚控制寄存器PCR中含有控制位，以便将串口中含有控制位，以便将串口的引脚设置为输入或输出。表的引脚设置为输入或输出。表7-4给出了串口引脚的给出了串口引脚的I/O设设置。置。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 3)HPI的数据线引脚用作通用的数据线引脚用作通用I/O引脚引脚 HPI接口的接口的8位双向数据总线可以用做通用的位双向数据总线可以用做通用的I/O引脚。引脚。：这一用法只有在：这一用法只有在HPI接口不

11、被允许，即接口不被允许，即在复位时在复位时HPIENA=0的情况下才能实现。的情况下才能实现。：通用：通用I/O控制寄存器控制寄存器(GPIOCR)（表（表7-5）和通用）和通用I/O状态寄存器状态寄存器(GPIOSR)（表（表7-6）用）用来控制来控制HPI数据引脚的通用数据引脚的通用I/O功能。功能。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.2 7.2 外部存储器和外部存储器和I/OI/O扩展扩展 2.I/O接口扩展接口扩展 TMS320C54x的的64K字字I/O空间必须通过外加缓冲或锁存电路，配合空间必须通过外加缓冲或锁存电路，配合外部外部I

12、/O读写控制时序构成片外外设的控制电路。下图中采用读写控制时序构成片外外设的控制电路。下图中采用数据数据/地址锁地址锁存器存器(74HC273)和和CPLD给给C54x扩展了一个扩展了一个8位输出口。位输出口。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D和和D/A接口设计接口设计7.3.1 A/D接口设计接口设计：位数、转换速率、输入：位数、转换速率、输入/输出模拟输出模拟信号的极性、信号幅度、阻抗匹配、数字接口、电源数量信号的极性、信号幅度、阻抗匹配、数字接口、电源数量等。等。：读：读/写线、片选线、数据线。写线、片选线、数据线。：并行和串

13、行。：并行和串行。串行连接线少，硬件简单，有很多串行连接线少，硬件简单，有很多ADC芯片可以与芯片可以与DSP串口串口实现无缝连接，即不需要任何外围电路，因此有很广泛的实现无缝连接，即不需要任何外围电路，因此有很广泛的应用，例如应用，例如TLC320AD50C与与DSP的接口电路的接口电路,但由于但由于串行串行接口速度较低接口速度较低，满足不了对，满足不了对A/D数据传输速度高的场合。数据传输速度高的场合。并行总线和并行总线和ADC连接时，连接时，ADC相当于一个相当于一个I/O设备或存储器设备或存储器设备，设备，DSP的总线经过译码来访问和控制的总线经过译码来访问和控制ADC。第第7 7章章

14、 TMS320C54xTMS320C54x基本系统设计基本系统设计 DSP与串行A/D连接第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D7.3 A/D和和D/AD/A接口设计接口设计 1.并行并行A/D转换器与转换器与TMS320VC5402的接口的接口 1）并行）并行A/D转换器转换器TLV1571的结构的结构 TLV1571是一款专门为是一款专门为DSP配套制作的配套制作的10位并行位并行A/D转换器。它由高速转换器。它由高速10位位ADC、并行接口和时钟电路组成，内部包含两个片内控制器、并行接口和时钟电路组成，内部包含两个片内控制器(CR

15、0和和CR1)，通过双向并行端口可以控制，通过双向并行端口可以控制A/D转换启动、读写控制等。转换启动、读写控制等。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D7.3 A/D和和D/AD/A接口设计接口设计 2）并行）并行A/D转换器转换器TLV1571的的特点特点 (1)与与DSP和微控制器兼容的并和微控制器兼容的并行接口。行接口。(2)二进制二进制/2的补码输出。的补码输出。(3)硬件控制的扩展采样。硬件控制的扩展采样。(4)硬件或软件启动转换。硬件或软件启动转换。3）并行）并行A/D转换器转换器TLV1571的引的引脚脚说明：/CSTA

16、RT:硬件采样和转换启动输入，下降沿启动采样，上升沿启动转换/INT/EOC:转换结束/中断 第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D7.3 A/D和和D/AD/A接口设计接口设计 4）TLV1571与与TMS320VC5402的连接的连接 （1）TLV1571与与VC5402的连接图。的连接图。TLV1571作为扩展的作为扩展的I/O设备，占设备，占用一个用一个I/O地址（地址（7FFFH）。）。TLV1571采用内部时钟采用内部时钟。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计（2）对）对TLV15

17、71的操作过程如下：的操作过程如下：通过通过DSP(置置/CS信号为低信号为低)，同时通过数据总，同时通过数据总线向内部控制寄存器（线向内部控制寄存器（CR0、CR1）写入两个控制字（置）写入两个控制字（置/WR为低）；为低）；等待等待TLV1571(转换完成时，转换完成时，/INT 信号产生下信号产生下降沿降沿)；DSP，读入数据到，读入数据到DSP，同时通知，同时通知TLV1571读入完成，读入完成，TLV1571得到读入完成信号得到读入完成信号(置置/RD为为低低)，开始下一次采样过程。，开始下一次采样过程。在响应中断过程中，在响应中断过程中，TLV1571留出留出6个指令周期等待个指令

18、周期等待DSP，如果，如果DSP一直没有读数据，也就是一直没有读数据，也就是TLV1571收不到收不到/RD为低信号，为低信号，TLV1571将不再采样直到接收到将不再采样直到接收到/RD为低信号，为低信号，TLV1571才开始采样。才开始采样。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3.2 D/A接口设计接口设计D/A转换器分类：并行和串行转换器分类：并行和串行 并行并行D/A：DSP与并行与并行D/A转换器可实现高速的转换器可实现高速的D/A转转换换.典型的并行典型的并行D/A：TLC7528、TLC5510(8位位)。串行串行D/A：具有接口

19、方便、电路设计简单的特点，可具有接口方便、电路设计简单的特点，可以和以和DSP实现无缝连接。实现无缝连接。典型的串行典型的串行D/A：TLC5617、TLC320AD50C(16位位)。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 1.并行并行D/A（TLC7528）与）与C5402的接口设计的接口设计 TLC7528是是双路、双路、8位并口位并口数字模拟转换器，具数字模拟转换器，具有单独的片内数据锁存器。有单独的片内数据锁存器。1)TLC7528工作特点工作特点 易与微处理器接口。易与微处理器接口。片内数据锁存。片内数据锁存。在每个在每个A/D转换范围内具

20、有单调性。转换范围内具有单调性。可与模拟器件可与模拟器件AD7528和和PMI PM-7528互换。互换。适合于适合于TMS320接口的数字信号应用的快速控制信号。接口的数字信号应用的快速控制信号。电压方式电压方式(Voltage-Mode)工作。工作。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D7.3 A/D和和D/AD/A接口设计接口设计 2)TLC75282)TLC7528工作原理工作原理 TLC7528TLC7528包括两个相同的包括两个相同的8 8位乘法位乘法D/AD/A。每一个。每一个DACDAC由反相由反相R-2RR-2R梯形网

21、络、梯形网络、模拟开关以及数据锁存器组成。二进制加权电流在模拟开关以及数据锁存器组成。二进制加权电流在DACDAC输出与输出与AGNDAGND之间切换。之间切换。大多数应用仅需加上外部运算放大器和电压基准。其原理图如图所示。大多数应用仅需加上外部运算放大器和电压基准。其原理图如图所示。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D7.3 A/D和和D/AD/A接口设计接口设计 3)TLC75283)TLC7528与与TMS320VC5402TMS320VC5402的接口设计的接口设计 TLC7528TLC7528与与C5402C5402的接口电

22、路如图所示。的接口电路如图所示。TLC7528TLC7528电源采用电源采用5V5V供电，因此供电，因此DB0DB0DB7DB7与与D0D0D7D7直接相连。直接相连。/CS是片选脚，可以利用是片选脚，可以利用DSPDSP的的IS与地址线与地址线A15A15经过译码产生片选信号，其地址为经过译码产生片选信号，其地址为7FFFH7FFFH，/DACA、/DACB/DACB为输出通道选择为输出通道选择信号，本电路只使用一个输出信号，本电路只使用一个输出DACADACA，因此直接将此引脚和，因此直接将此引脚和/CS短接。选择单短接。选择单极性输出，极性输出，RFBARFBA端输入运放反馈信号。模端输

23、入运放反馈信号。模拟电压信号从拟电压信号从V VOAOA输出。输出。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 2.串行串行DAC（TLC5617）与）与C5402的接口设计的接口设计1)TLC5617工作原理工作原理 TLC5617是带有缓冲基准输入的是带有缓冲基准输入的双路双路10位电压输出位电压输出数模转数模转换器。单电源换器。单电源5V供电，输出电压范围为基准电压的供电，输出电压范围为基准电压的2倍，且单倍，且单调变化。调变化。TLC5617通过与通过与CMOS兼容的兼容的3线串行接口实现数字控制，线串行接口实现数字控制，器件接收的用于编程的器件接

24、收的用于编程的16位字的位字的前前4位用于产生数据的传送模位用于产生数据的传送模式，中间式，中间10位产生模拟输出，位产生模拟输出，最后两位为任意的最后两位为任意的LSB位。位。TLC5617数字输入端带有施密特触发器，具有较高的噪声数字输入端带有施密特触发器，具有较高的噪声抑制能力。输入数据更新速率为抑制能力。输入数据更新速率为1.21MHz，数字通信协议符，数字通信协议符合合SPI、QSPI、Microwire标准。标准。主要用途主要用途：由于：由于TLC5617功耗极低功耗极低(慢速方式慢速方式3mW，快速，快速方式方式8mW)，采用，采用8引脚小型引脚小型D封装，可用于移动电话、电池封

25、装，可用于移动电话、电池供电测试仪表以及自动测试控制系统等领域。供电测试仪表以及自动测试控制系统等领域。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D7.3 A/D和和D/AD/A接口设计接口设计 2)TLC5617与与TMS320C5402的的McBSP接口设计接口设计 TLC5617符合符合SPI数字通信协议，而数字通信协议，而C54xx系列系列DSP芯片的多通道缓冲串芯片的多通道缓冲串口口(McBSP)工作于时钟停止模式时与工作于时钟停止模式时与SPI协议兼容。协议兼容。发送时钟信号发送时钟信号(CLKX)对应于对应于SPI协议中的串行时

26、钟信号协议中的串行时钟信号(SCLK)，发送帧，发送帧同步信号同步信号(FSX)对应于从设备使能信号对应于从设备使能信号(CS)。TLC5617与与C5402的的McBSP0接接口连接如图所示口连接如图所示。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.3 A/D7.3 A/D和和D/AD/A接口设计接口设计 3)软件设计软件设计 软件程序包括主程序、软件程序包括主程序、McBSP0串口初始化程序和串口初始化程序和CPU中断中断服务程序。服务程序。其中：中断服务程序分别对数据进行处理，然后在其中：中断服务程序分别对数据进行处理，然后在TLC5617的的A

27、、B两个通道同时输出。汇编源程序从略。两个通道同时输出。汇编源程序从略。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.4 时钟及复位电路设计时钟及复位电路设计7.4.1 时钟电路时钟电路时钟信号的产生时钟信号的产生：一是使用一是使用外部时钟外部时钟源的时钟信号，将外部时钟信号直接加到源的时钟信号，将外部时钟信号直接加到DSP芯芯片的片的X2/CLKIN引脚，而引脚，而X1引脚悬空。外部时钟源可以采用频率稳定引脚悬空。外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。二

28、是利用二是利用DSP芯片芯片内部的振荡器内部的振荡器构成时钟电路，在芯片的构成时钟电路，在芯片的Xl和和X2/CLKIN引脚之间接入一个晶体，用于启动内部振荡器。引脚之间接入一个晶体，用于启动内部振荡器。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.4.2 DSP复位电路复位电路：当时钟电路工作后，只要在：当时钟电路工作后，只要在RS引脚上出现引脚上出现两两个以上外部时钟周期的低电平个以上外部时钟周期的低电平，芯片内部所有相关寄存，芯片内部所有相关寄存器都初始化复位。只要器都初始化复位。只要RS保持低电平，则芯片始终处保持低电平，则芯片始终处于复位状态。

29、只有当此引脚变为高电平后，芯片内的程于复位状态。只有当此引脚变为高电平后，芯片内的程序才可以从序才可以从FF80h地址开始运行。地址开始运行。：对于：对于DSP系统而言，上电复位电路虽然只系统而言，上电复位电路虽然只占很小的一部分，但它的好坏将直接影响系统的稳定性占很小的一部分，但它的好坏将直接影响系统的稳定性（三种）：（三种）：上电复位、手动复位、软件复位上电复位、手动复位、软件复位，前，前两种是通过硬件电路实现的复位，后一种是通过指令方两种是通过硬件电路实现的复位，后一种是通过指令方式实现的复位。式实现的复位。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计

30、 1.RC复位电路复位电路 利用利用RC电路的延迟特性给出复位需要的低电平时间。在上电瞬间，由于电容电路的延迟特性给出复位需要的低电平时间。在上电瞬间，由于电容C上的电压不能突变，所以通过电阻上的电压不能突变，所以通过电阻R进行充电，充电时间由进行充电，充电时间由RC的乘积值决定，一的乘积值决定，一般要求大于般要求大于5个外部时钟周期，可根据具体情况选择。图个外部时钟周期，可根据具体情况选择。图7.23 下图为一个实际设计的系统复位电路下图为一个实际设计的系统复位电路(从从DSP最小系统设计中截取的一部分电最小系统设计中截取的一部分电路图路图)可以分别通过可以分别通过上电或按钮上电或按钮两种方

31、式复位。按钮的作用是当按钮按下时，将电两种方式复位。按钮的作用是当按钮按下时，将电容容C上的电荷通过按钮串联的电阻上的电荷通过按钮串联的电阻R释放掉，使电容释放掉，使电容C上的电压降为上的电压降为0。当按钮松。当按钮松开时，电容开时，电容C的充电过程与上电复位相同，从而实现手动按钮复位。的充电过程与上电复位相同，从而实现手动按钮复位。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 2.专用的复位电路专用的复位电路 RC复位电路特点复位电路特点：结构简单，但可靠性差，：结构简单，但可靠性差，在恶劣的环境中很容易受到干扰影响，引起误动在恶劣的环境中很容易受到干扰影

32、响，引起误动作。因此，在要求比较高的场合，为保证设备的作。因此，在要求比较高的场合，为保证设备的正常运行，必须设置硬件监控电路。正常运行，必须设置硬件监控电路。专用复位电路专用复位电路（MAX706）：它是：它是MAXIM公公司推出的集司推出的集复位、掉电检测、看门狗复位、掉电检测、看门狗功能于一体功能于一体的多功能芯片，的多功能芯片，DIP8脚封装。脚封装。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 MAX706主要功能：主要功能：(1)上电、掉电以及降压情况下的复位输出。上电、掉电以及降压情况下的复位输出。(2)独立的独立的“看门狗看门狗”输出。如果在

33、输出。如果在1.6s内看门狗输入端内看门狗输入端未被触发，未被触发，“看门狗看门狗”输出将变为低电平。即输出将变为低电平。即当程当程序走飞后，它也能够使序走飞后，它也能够使DSP系统复位。系统复位。(3)1.25V门限检测器，用于电源故障报警、低电压检门限检测器，用于电源故障报警、低电压检测或测或+5V以外的电源的监控。以外的电源的监控。(4)低电平有效的人工复位输出。低电平有效的人工复位输出。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.4 7.4 时钟及复位电路设计时钟及复位电路设计 MAX706应用应用：MAX706应用在应用在DSP中的接线如图所

34、示。中的接线如图所示。MR手动复位引脚手动复位引脚内部有上拉电内部有上拉电阻，可直接通过一个按键接地。不管是上电、手动、掉电或程序走飞等引起阻，可直接通过一个按键接地。不管是上电、手动、掉电或程序走飞等引起的复位，引脚至少会保持的复位，引脚至少会保持140ms的低电平，保证的低电平，保证DSP系统复位，大大提高了系系统复位，大大提高了系统抗干扰的能力。统抗干扰的能力。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.5 供电系统设计供电系统设计 C54x系列芯片电源分为两种，即内核电源与系列芯片电源分为两种，即内核电源与I/O电源。电源。I/O电源一般采用电

35、源一般采用3.3V设计；设计；内核电源采用内核电源采用3.3V、2.5V或或1.8V电源。电源。7.5.1 DSP供电电源设计供电电源设计TMS320VC5402的典型电源电路的典型电源电路(1)3.3V单电源供电单电源供电：可选用：可选用TI公司的公司的TPS7133、TPS7233、TPS7333芯片，也可以选用芯片，也可以选用Maxim公司的公司的MAX604、MAX748芯片。芯片。(2)采用双电源供电采用双电源供电：可以采用：可以采用TPS73HD301、TPS73HD325、TPS73HD318等系列芯片。等系列芯片。第第7 7章章 TMS320C54xTMS320C54x基本系统

36、设计基本系统设计 7.5.2 省电工作方式省电工作方式1、省电模式、省电模式：TMS320VC54x有四种省电模式，它们有四种省电模式，它们可以使可以使CPU暂时处于休眠状态，这时的功耗比正常暂时处于休眠状态，这时的功耗比正常模式要低，但能保持模式要低，但能保持CPU的内容并在恢复正常供电的内容并在恢复正常供电后，恢复正常工作。后，恢复正常工作。实现方法实现方法：可以通过执行：可以通过执行IDLE1、IDLE2、IDLE3指指令；或者使令；或者使/HOLD信号变低，同时将信号变低，同时将HM状态位置状态位置1以进入省电模式。以进入省电模式。2、其他省电功能、其他省电功能：VC54x还有两个功能

37、影响省电操作：还有两个功能影响省电操作：外部总线关断和外部总线关断和CLKOUT关断。关断。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.6 JTAG7.6 JTAG在线仿真调试接口电路设计在线仿真调试接口电路设计 7.6 JTAG在线仿真调试接口电路设计在线仿真调试接口电路设计 JTAG是一种通用标准接口，允许不同类型的是一种通用标准接口，允许不同类型的DSP、甚至其他带有、甚至其他带有JTAG信号引脚的任何器件组成信号引脚的任何器件组成JTAG链，链，DSP仿真启用软件设置后，可以将仿真仿真启用软件设置后，可以将仿真器支持的器支持的1个或几个个或几个

38、DSP选择出来进行调试。选择出来进行调试。在大多数情况下，自己开发的电路板只要引出的在大多数情况下，自己开发的电路板只要引出的14脚插针和下图相一致、脚插针和下图相一致、电路板和仿真器之间的连接电缆不超过电路板和仿真器之间的连接电缆不超过6in(1in=2.54cm)即即可以采用如图所可以采用如图所示接法。示接法。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.7 TMS320C54x的引导方式及设计的引导方式及设计 在在CCS开发环境下，开发环境下，PC机通过不同类型的机通过不同类型的JTAG电缆与用电缆与用户目标系统中的户目标系统中的DSP通信，帮助用

39、户完成调试工作。通信，帮助用户完成调试工作。Bootloader技术技术：当用户在：当用户在CCS环境下完成开发任务，编环境下完成开发任务，编写完成用户软件之后，需要脱离依赖写完成用户软件之后，需要脱离依赖PC机的机的CCS环境，并要环境，并要求目标系统上电后可自行启动并执行用户软件代码，这就需求目标系统上电后可自行启动并执行用户软件代码，这就需要用到要用到Bootloader技术。技术。同时同时Bootloader也指由也指由TI在生产芯片时预先烧制在在生产芯片时预先烧制在TMS320VC5402片内片内ROM中，完成该功能段的一般代码名称。中，完成该功能段的一般代码名称。第第7 7章章 T

40、MS320C54xTMS320C54x基本系统设计基本系统设计 7.7 TMS320C54x的引导方式及设计的引导方式及设计1.Bootloader技术技术 C5402是是RAM型器件，掉电后不能保持任何用户信息，型器件，掉电后不能保持任何用户信息，所以需要用户把执行代码存放在外部的非易失存储器内，所以需要用户把执行代码存放在外部的非易失存储器内，在系统上电时，通过在系统上电时，通过Bootloader将存储在外部媒介中的代将存储在外部媒介中的代码搬移到码搬移到C5402高速的片内或片外高速的片内或片外RAM内，搬移成功后自内，搬移成功后自动去执行代码，完成自启动过程。动去执行代码，完成自启动

41、过程。Bootloader技术提供很多种不同的启动模式，包括并技术提供很多种不同的启动模式，包括并行行8bit/16bit的总线型启动、串口型启动和的总线型启动、串口型启动和HPI口启动等模口启动等模式，兼容多种不同系统需求。式，兼容多种不同系统需求。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 7.7 TMS320C54x的引导方式及设计的引导方式及设计2.C5402的启动模式的启动模式(1)HPI启动模式启动模式：由外部处理器：由外部处理器(即主机即主机)将执行代码通过将执行代码通过C5402的的HPI口口搬移到搬移到C5402片内片内RAM。当主机搬移

42、完所有程序代码后，。当主机搬移完所有程序代码后，还要将程序入口地址写入还要将程序入口地址写入C5402数据空间数据空间007Fh内。这样，内。这样，C5402一旦检测到一旦检测到007Fh处不再为处不再为0值，即判断为代码转移完毕，值，即判断为代码转移完毕，并跳转到并跳转到007Fh里存放的地址去执行，从而完成启动。里存放的地址去执行，从而完成启动。(2)8bit/16bit并行启动模式并行启动模式：在这种模式下，：在这种模式下，C5402通过其通过其数据和数据和地址总线地址总线从数据空间读取自举启动表从数据空间读取自举启动表(Boot Table)。自举启动表。自举启动表内容包括：需要搬移的

43、代码段，每个段的目的地址，程序入口内容包括：需要搬移的代码段，每个段的目的地址，程序入口地址和其他配置信息。地址和其他配置信息。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 C5402的启动模式（续）的启动模式（续）：（3）8bit/16bit标准串口启动模式标准串口启动模式：在这种模式下，：在这种模式下，C5402通过工通过工作在标准模式的作在标准模式的多通道缓冲串口多通道缓冲串口(McBSP)接收自举启动表，并根接收自举启动表，并根据自举启动表中的信息装载代码。据自举启动表中的信息装载代码。McBSP0支持支持8bit模式，模式，MCBSP1支持支持16

44、bit模式。模式。（4）8bit串行串行EEPROM启动模式启动模式：在这种模式下，：在这种模式下，C5402通过工作通过工作在在SPI模式的模式的McBSP1接收来自外部串行的接收来自外部串行的EEPROM中的自举启中的自举启动表，并根据自举启动表中的信息装载代码。动表，并根据自举启动表中的信息装载代码。（5）8bit/16bitI/O启动模式启动模式：在这种模式下，：在这种模式下，C5402使用使用XF和和BIO引脚，与外部设备达成异步握手协议，从引脚，与外部设备达成异步握手协议，从地址地址0h处的处的I/O端口端口读读取自举启动表。取自举启动表。第第7 7章章 TMS320C54xTMS

45、320C54x基本系统设计基本系统设计 3.C5402启动模式检测的顺序启动模式检测的顺序(1)HPI启动模式（第一次检测）：通过检测启动模式（第一次检测）：通过检测INT2引脚是否有中断发生来判引脚是否有中断发生来判断是否进入断是否进入HPI启动模式。启动模式。(2)串行串行EEPROM启动模式。启动模式。(3)并行启动模式。并行启动模式。(4)通过通过McBSP1的标准的标准(8bit)串口启动。串口启动。(5)通过通过McBSP0的标准的标准(16bit)串口启动。串口启动。(6)I/O启动模式。启动模式。(7)HPI启动模式第二次检测：通过检测数据空间启动模式第二次检测：通过检测数据空间007Fh是否为非是否为非0值来决定程值来决定程序入口点。序入口点。当当Bootloader检测完所有可能的启动模式后，而没有发现一种有效的启检测完所有可能的启动模式后，而没有发现一种有效的启动模式，则动模式，则Bootloader仅会从标准串口启动模式开始重新检测启动模式。仅会从标准串口启动模式开始重新检测启动模式。第第7 7章章 TMS320C54xTMS320C54x基本系统设计基本系统设计 作业：P242：1、4、5、6、7