宏汇编复习1 .ppt

1、复习复习一、一些概念二、指令系统三、输入/输出 四、半导体存储器与CPU的连接一、一些概念1.计算机工作原理五大部件，程序存储，流水线2.数据运算补码加减法及溢出3.数据编码原码，反码，BCD码，ASCII码4.CPU构造EU与BIU，相关寄存器 一些概念5.标志寄存器 9个标志的含义6.时序时钟周期，机器周期/总线周期，指令周期7.复位首条指令的位置二、指令系统1.汇编语言与高级语言的不同可以访问寄存器，提高代码效率2.汇编指令的构成操作码+操作数3.操作数的位置立即数，寄存器，存储器，外设（端口）4.获得操作数的方法（寻址方式）共有7种寻址方式，基址寄存器BP、BX，变址寄存器SI、DI。

2、指令类型 数据传送指令数据传送指令 算术指令算术指令 逻辑指令逻辑指令 串处理指令串处理指令 控制转移指令控制转移指令 处理机控制与杂项操作指令处理机控制与杂项操作指令ZF（Zero Flag）：）：零标志。若运算结果为零标志。若运算结果为0，则，则ZF=1，否则否则ZF=0。SF（Sign Flag）：）：符号标志。若运算结果为负数，则符号标志。若运算结果为负数，则SF=1，否则否则SF=0。CF（Carry Flag）：）：进位标志。若加法时结果最高位向进位标志。若加法时结果最高位向前有进位或减法时最高位向前有借位，则前有进位或减法时最高位向前有借位，则CF=1，否则否则CF=0。OF（O

3、verflow Flag）：）：溢出标志。若带符号数的运算溢出标志。若带符号数的运算结果超出了补码表示的范围，则结果超出了补码表示的范围，则OF=1，否则否则OF=0。AF（Auxiliary Carry Flag）：）：辅助进位标志。若加法时辅助进位标志。若加法时结果低结果低4位向前有进位或减法时结果低位向前有进位或减法时结果低4位向前有借位，则位向前有借位，则AF=1，否则否则AF=0。PF（Parity Flag）：）：奇偶标志。若结果最低字节中奇偶标志。若结果最低字节中1的的个数为偶数，则个数为偶数，则PF=1，否则否则PF=0。程序例：将二进制数转化成程序例：将二进制数转化成BCD码

4、并显示码并显示.model small.data dat db 0e9h；二进制数存放位置二进制数存放位置 bcd1 db 4 dup(0),$；BCD码存放位置，由高到低码存放位置，由高到低.code mov ax,data mov ds,ax mov bl,dat；取二进制数取二进制数 mov cl,8 lp1:mov ch,4 clc shl bl,1；左移出的位到左移出的位到CF mov si,offset bcd1+3lp2:mov al,si adc al,al；原数左移一位加新入位原数左移一位加新入位 aaa mov si,al；以以BCD码存放码存放 dec si dec ch

5、 jnz lp2；4字节非压缩字节非压缩BCD码码 dec cl jnz lp1 ；8位均处理完？位均处理完？mov cl,4 mov si,offset bcd1lp:mov al,si call asc mov si,al；4字节字节BCD码转换为码转换为ASCII码码 inc si dec cl jnz lp mov dx,offset bcd1 mov ah,9；屏幕显示输出屏幕显示输出 int 21h mov ah,4ch int 21hasc proc near；BCD码转换为码转换为ASCII码子程序码子程序 cmp al,10；入口参数在入口参数在AL中中 jnc alpha

6、add al,30h jmp out1alpha:add al,37hout1:ret；出口参数也在出口参数也在AL中中 end 三、输入三、输入/输出输出1.例：并行输入/输出。采用查询传送方式编程实现：已知在内存buff起始有10个8位数据，每当并行接口芯片8255的PB7出现一个下降沿时（利用单脉冲触发器L1发送），从PA口依次输出一个数据（来自内存buff起始的数据），并将对应的LED灯点亮。8255获得端口地址范围为280H287H。连接电路图见图1。要求：（要求：（1 1）说明）说明82558255A A各端口的地址；各端口的地址；（2 2）编写程序实现以上功能。提示：）编写程序实

7、现以上功能。提示：82558255A A方式控制字的各位含义是：方式控制字的各位含义是：D0=1/0D0=1/0：C C口低半字节输入口低半字节输入/出出 ；D1=1/0D1=1/0：B B口输入口输入/出；出；D2=1/0D2=1/0：B B口方式口方式1/01/0；D3=1/0D3=1/0：C C口高半字节输入口高半字节输入/出；出；D4=1/0D4=1/0：A A口输入口输入/出；出；D6D6、D5=00/01/10D5=00/01/10：设置设置A A口工作方式口工作方式0/1/20/1/2；D7=1：方式控制字特征位方式控制字特征位.分析分析8255A的端口地址为：的端口地址为：PA

8、口寄存器：口寄存器：280HPB口寄存器：口寄存器：281HPC口寄存器：口寄存器：282H控制寄存器：控制寄存器：283H按照问题要求，可以把按照问题要求，可以把PA口设成输出，口设成输出，PB口设为口设为输入，输入，方式控制字方式控制字为为82H程序代码程序代码.databuff db 1,2,4,8,9,1,2,4,8,0.code mov ax,datamov dx,axmov dx,283hmov al,82hout dx,almov cx,10循环程序循环程序lp:mov dx,281hwaith:in al,dxand al,01h jz waithwaitl:in al,dxa

9、nd al,01h jnz waitlmov si,offset buffmov al,simov dx,280hout dx,alinc siloop lp程序结束程序结束mov ah,4chint 21hend2、I/O端口地址译码电路端口地址译码电路设计一个设计一个I/O接口译码电路，要求采用接口译码电路，要求采用74LS138和适当的门电和适当的门电路来进行设计，其中路来进行设计，其中74LS138芯片中的输出端能输出以下的芯片中的输出端能输出以下的地址范围：地址范围：Y0：380H387HY1：388H38FHY2：390H397HY3：398H39FHY4：3A0H3A7HY5：3

10、A8H3AFHY6：3B0H3B7HY7：3B8H3BFH在图在图2中给出中给出74LS138芯片引脚信号图，以及各种芯片引脚信号图，以及各种PC总线参加总线参加译码的有关信号：译码的有关信号：A0A9、AEN，要求连接好电路，中间可要求连接好电路，中间可以辅助适当的门电路来完成设计。以辅助适当的门电路来完成设计。只要是非只要是非DMA操作，操作，AEN=0.74LS138控制逻辑控制逻辑 AEN A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 图 2 380H387H 388H38FH 390H397H 398H39FH 3A0H3A7H 3A8H3AFH 3B0H3B7H 3B

11、8H3BFH E1 E2 E3 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 采用定时采用定时/计数器计数器8253设计一方波发生器，设计一方波发生器，使用通道使用通道0进行计数，进行计数，CLK0端输入时钟周端输入时钟周期为期为1MHz，OUT端输出波形周期为端输出波形周期为50ms。要求：要求：（1）计算计数初值；）计算计数初值；（2）编写程序段对）编写程序段对8253进行初始化，假进行初始化，假设设8253获得地址范围为获得地址范围为2F0H2F3H。3、定时定时/计数计数提示：提示：8253方式控制字各位含义是：方式控制字各位含义是：D7D6=00/01/

12、10：通道通道0/1/2；D5D4=00/01/10/11：计数器锁存计数器锁存/仅对低字仅对低字节读写节读写/仅对高字节读写仅对高字节读写/先读写低字节后先读写低字节后高字节；高字节；D3D2D1=000/001/10/11/100/101：方方式式0/1/2/3/4/5；D0=1/0：BCD码计数码计数/二进制计数二进制计数 8253方式控制字方式控制字按按8253方式控制字各位含义，在方式方式控制字各位含义，在方式3 3下可下可以输出方波。计数初值是：以输出方波。计数初值是：TC=50*10-3s/(1/(1*106)s=50000=C350H需要分两次写入。需要分两次写入。对计数器对计

13、数器0，方式控制字为，方式控制字为36H，先写入先写入50H，再写入再写入C3H。控制寄存器端口地址：控制寄存器端口地址：2F3H。8253方式控制字方式控制字mov al,36hmov dx,2f3hout dx,almov al,50Hmov dx,2f0hout dx,almov al,0c3hout dx,al8253初始化代码初始化代码 存储芯片数据线的处理存储芯片数据线的处理 存储芯片地址线的处理存储芯片地址线的处理 存储芯片片选端的处理存储芯片片选端的处理 存储芯片读写控制线的处理存储芯片读写控制线的处理四、半导体存储器与四、半导体存储器与CPU的连接的连接1.存储芯片数据线的处

14、理存储芯片数据线的处理 若芯片的数据线正好若芯片的数据线正好 8 根：根：一次可从芯片中访问到一次可从芯片中访问到 8 位数据位数据 全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连 若芯片的数据线不足若芯片的数据线不足 8 根：根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据 利用多个芯片扩充数据位（数据宽度）利用多个芯片扩充数据位（数据宽度）这种扩充方式称这种扩充方式称“位扩充位扩充”位扩充位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE两片同时选中数据分别提供2.存储

15、芯片地址线的连接存储芯片地址线的连接 芯片的地址线通常应全部与芯片的地址线通常应全部与系统的低位地址总线相连系统的低位地址总线相连 寻址时，这部分地址的译码寻址时，这部分地址的译码是在存储芯片内完成的，我是在存储芯片内完成的，我们称为们称为“片内译码片内译码”片内译码片内译码地址线地址线 A9A0存储芯片存储芯片存储单元存储单元片内译码片内译码000H001H002H3FDH3FEH3FFH000000010010110111101111（16进制表示）进制表示）A9A0片内片内10 位地址译位地址译码码10 位地址的变化：位地址的变化：全全0全全13.存储芯片片选端的译码存储芯片片选端的译码

16、 存储系统常需要利用多个存储芯片进行容量的扩充，也就是存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围扩充存储器的地址范围 这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”进行进行“地址扩充地址扩充”时，需要利用存储芯片的片选端来对存储时，需要利用存储芯片的片选端来对存储芯片（芯片组）进行寻址芯片（芯片组）进行寻址 通过存储芯片的片选端与系统的高位地址线相关联来实现对通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有：存储芯片（芯片组）的寻址，常用的方法有：全译码全译码全部高位地址线与片选端关联（参与芯片译码）

17、全部高位地址线与片选端关联（参与芯片译码）部分译码部分译码部分高位地址线与片选端关联（参与芯片译码）部分高位地址线与片选端关联（参与芯片译码）线选法线选法某根高位地址线与片选端关联（参与芯片译码）某根高位地址线与片选端关联（参与芯片译码）地址扩充地址扩充片选端片选端D7D0A19A10A9A0（2）A9A0D7D0-CE（1）A9A0D7D0-CE译码器00000000010000000000低位地址线低位地址线高位地址线高位地址线 译码和译码器译码和译码器 译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为唯一一个翻译为唯一一个“有有效输出效输出”的过程的过程 译码器件：译码器件

18、：采用门电路组合逻辑进行译码采用门电路组合逻辑进行译码 采用集成译码器进行译码，常用的器件有：采用集成译码器进行译码，常用的器件有：2-4（4 选选 1）译码器）译码器74LS139 3-8（8 选选 1）译码器）译码器74LS138 4-16（16 选选 1）译码器）译码器74LS154 对芯片的寻址方法：对芯片的寻址方法：全译码全译码 所有系统高位地址线参与对芯片的寻址所有系统高位地址线参与对芯片的寻址 部分译码部分译码部分系统高位地址线参与对芯片的寻址部分系统高位地址线参与对芯片的寻址 线选译码线选译码用用 1 根系统的高位地址线选中芯片根系统的高位地址线选中芯片译码的概念译码的概念N

19、位编码输入位编码输入2N 位译码输出位译码输出唯一有效的输出唯一有效的输出其余均无效其余均无效译译码码器器门电路译码门电路译码A1 A0Y0 Y1 Y2 Y3A19A18A17A16A15（a）A0Y0Y1Y低电平有效低电平有效高电平有效高电平有效译码器译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图原理图74LS138连接示例连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17

20、A16A15若若A19A18A17A16A15输入输入“00101”，哪个输出端有效，哪个输出端有效？若若A19A18A17A16A15输入输入“10101”，哪个输出端有效，哪个输出端有效？全译码全译码 所有的系统地址线均参与对存储单元的译码所有的系统地址线均参与对存储单元的译码寻址寻址 包括低位地址线对芯片内各存储单元的译码包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）的译码寻址（片选译码）采用全译码，采用全译码，每个存储单元的地址都是唯一每个存储单元的地址都是唯一的的，不存在地址重复，不存在地址重复

21、 译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例全译码示例A19A18A17A15 A14A13A16CBAE3138 A12A0CEY6E2E1IO/-M27641C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13全译码示例全译码示例地址分析地址分析 部分译码部分译码 只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码 每个存储单元将对应多个地址每个存储单元将对应多个地址（地（地址重复），需要选取一个可用地址址重复），需要选取

22、一个可用地址 可简化译码电路的设计可简化译码电路的设计 但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y2-Y3部分译码示例部分译码示例地址分析地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址

23、A11A0A14 A12 线选译码线选译码 只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费 必然会出现地址重复必然会出现地址重复 一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECE线选译码示例线选译码示例地址分析地址分析12芯芯片片A19 A1504000H05FFFH02000H03FF

24、FH全全0全全1全全0全全11 00 1一个可用地址一个可用地址A12A0A14 A13切记：切记：A14 A13“00”的情况不能出现，的情况不能出现，此时此时 00000H01FFFH 的地址将不能使用的地址将不能使用4.存储芯片的读写控制存储芯片的读写控制 芯片芯片-OE与系统的读命令线相连与系统的读命令线相连 当芯片被选中、且读命令有效时，当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线 芯片芯片-WE与系统的写命令线相连与系统的写命令线相连 当芯片被选中、且写命令有效时，当芯片被选中、且写命令有效时，允许总线数据写入存储芯片允许总线数据写入存

25、储芯片综合举例综合举例-CS1 A12 -OE CS26264A11A0 -WE138CBA-Y0-Y1-Y2E3-E2-E3+5VA17A16A11A0D7D0A12A15A14A13-MEMR-MEMW+5VCS2 -CS1 A12-OED7D0D7D06264A11A0 -WE-CE -OE 2732A11A0 D7D0-CE -OE 2732A11A0 D7D0综合举例综合举例地址分析地址分析0 0 00 0 10 1 00 1 0A15 A1300000H01FFFH02000H03FFFH04000H04FFFH05000H05FFFH一个可用地址一个可用地址XX 00XX 00XX 00XX 00A19 A166264-16264-22732-12732-2芯片芯片全全0全全1全全0全全1A12 A11 A0全全0全全1全全0全全1018选选1译码译码2选选1译码译码通过与门组合通过与门组合这这2个译码输出信号个译码输出信号