《微机原理与接口技术》课件09第5章IO接口与中断技术.ppt

1、1第第5 5章章 I/OI/O接口与中断技术接口与中断技术2本章主要介绍：本章主要介绍：输入输出接口的基本知识输入输出接口的基本知识;数据传送控制方式；数据传送控制方式；中断技术和中断控制器中断技术和中断控制器8259A8259A。重点是数据传送控制方式、中断技术和中重点是数据传送控制方式、中断技术和中断控制器断控制器8259A8259A。35.1 I/O5.1 I/O接口接口4第第5 5章章 I/OI/O接口与中断技术接口与中断技术 输入和输出（IO）设备是指微型计算机与外界的信息交换。微型计算机与外界的通信是通过输入输出设备进行的，通常一种IO设备与微型计算机连接，就需要一个连接电路，我们

2、称之为IO接口。存储器也可以看作是一种标准化的IO设备。人们熟悉的键盘、鼠标、磁盘、光盘、光笔、扫描仪等都是输入设备，而显示器、打印机、绘图仪、磁盘、光盘等是常见的输出设备。5第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.1 I/O5.1.1 I/O接口的重要作用接口的重要作用 速度不匹配速度不匹配 信号电平不匹配信号电平不匹配 信号格式不匹配信号格式不匹配 时序不匹配时序不匹配 6第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.2 I/O5.1.2 I/O接口的主要功能接口的主要功能 数据缓冲功能数据缓冲功能 设备选择功能设备选择功能 信号转换功能信号转换功

3、能 对外设的控制和监控功能对外设的控制和监控功能 中断请求与管理功能中断请求与管理功能 可编程功能可编程功能 7第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.3 I/O5.1.3 I/O接口的接口的寻址方式寻址方式 为了对不同接口的不同寄存器进行访问，需要给每一个寄存器分配一个编号，称为地址。通常把IO接口电路中能被CPU直接访问的寄存器或某些特定器件称为端口（port）。因此，一个IO端口可能有几个端口，如命令口、状态口、数据口等。微处理器进行IO操作时，对IO接口的寻址方式与存储器寻址方式相似。即必须完成两种选择：一是选择出所选中的IO接口芯片（称为片选）；二是选择出该芯

4、片中的某一寄存器（称为字选）。通常有两种IO接口结构：一种是标准的IO结构，另一种是存储器映象IO结构。与之对应的有两种IO寻址方式。8第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.3 I/O5.1.3 I/O接口的接口的寻址方式寻址方式 1.标准的IO寻址方式 标准的IO寻址方式也称为独立的IO寻址方式或称为端口（Port）寻址方式。它有以下3个特点：（1）IO设备的地址空间和存储器地址空间是独立的、分开的。即IO接口地址不占用存储器的地址空间。（2）微处理器对IO设备的管理是利用专用的IN（输入）和OUT（输出）指令来实现数据传送的。（3）CPU对IO设备的读写控制是用I

5、O的读写控制信号 采用标准的IO寻址方式的微机处理器有Intel 8080A8085A、80 x86等。9第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.3 I/O5.1.3 I/O接口的接口的寻址方式寻址方式 2.存储器映象IO寻址方式 存储器映象IO寻址方式又称为存储器对应IO寻址方式，它也有3个特点：（1）IO接口与存储器共用同一个地址空间。即在系统设计时指定存储器地址空间内的一个区域供IO设备使用，故IO设备的每一个寄存器占用存储器空间的一个地址。这时，存储器与IO设备之间的唯一区别是其所占用的地址不同。（2）CPU利用对存储器的存储单元进行操作的指令来实现对IO设备的

6、管理。（3）CPU用存储器读写控制信号对IO设备进行读写控制。MC6800微处理器是采用存储器映象IO寻址的典型例子。采用端口寻址方式的微处理器，也可以采用存储器映象IO寻址方式。10第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.4 CPU5.1.4 CPU与与I IO O接口之间的传送控制方式接口之间的传送控制方式 主机与外设之间的信息传送实际上是CPU与接口之间的信息传送。在微机系统中，CPU与接口之间传送控制的方式有查询、中断和DMA三种方式。11传传 送送查查 询询 等等 待待I/O 工工 作作传传 送送查查 询询 等等 待待I/O 工工 作作传传 送送tC P U外

7、外 设设图图 7 7.5 5 查查 询询 传传 送送 方方 式式 下下 C CP PU U与与 外外 设设 工工 作作 过过 程程 示示 意意 图图第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.4 CPU5.1.4 CPU与与I IO O接口之间的传送控制方式接口之间的传送控制方式 查询方式查询方式 查询方式是中央处理器在数据传送之前通过接口的状态设置存储电路询问外设，待外设允许传送数据后才传送数据的操作方式。12第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.4 CPU5.1.4 CPU与与I IO O接口之间的传送控制方式接口之间的传送控制方式 在查询方式

8、下，中央处理器需要完成下面一些操作：（1）中央处理器向接口发出传送命令，输入数据或输出数据；（2）中央处理器查询外设是否允许传送？若不允许传送，则继续查询外设，直至允许传送才传送数据。在查询方式下，中央处理器需要花费较多的时间去不断地“询问”外设，外设的接口电路处于被动状态。13第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.4 CPU5.1.4 CPU与与I IO O接口之间的传送控制方式接口之间的传送控制方式 有些输出设备随时可以接收数据，如发光二极管的亮或灭、电机的启动或停止；还有些输出设备在接收一个数据后需要过一段时间才能接收下一个数据，如DA转换器。有些输入设备准备数

9、据的时间是已知的，如AD转换器。对于这类外部设备，就可以简化接口设计，省去状态设置存储电路和查询程序，直接传送数据或者延迟一段时间后再传送数据。这种传送方式就是所谓的“无条件”传送方式。14CPU CPU做做其其 他他 工工 作作I/O工工 作作 CPU做做其其 他他 工工 作作I/O工工 作作外外 设设中中 断断处处 理理中中 断断处处 理理中中 断断处处 理理t t图图 7 7.6 6 中中 断断 传传 送送 方方 式式 下下 C CP PU U与与 外外 设设 工工 作作 过过 程程 示示 意意 图图第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.4 CPU5.1.4 C

10、PU与与I IO O接口之间的传送控制方式接口之间的传送控制方式 中断方式中断方式 中断方式是在外设要与中央处理器传送数据时，外设向中央处理器发出请求，中央处理器响应后再传送数据的操作方式。在中断方式下，中央处理器不必查询外设，而由接口在外设的输出数据发送完毕或接收数据准备好时通知中央处理器，中央处理器再发送或接收数据。中断方式提高了系统的工作效率，但中央处理器管理中断的接口比管理查询复杂。15第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.4 CPU5.1.4 CPU与与I IO O接口之间的传送控制方式接口之间的传送控制方式 直接存储器存取（直接存储器存取（DMADMA）方

11、式）方式 是一种完全由硬件执行IO交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和IO设备之间进行。DMA方式一般用于高速传送数据量较大的成组数据，如存储器与磁盘之间的数据传送。DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字的个数计数，并且以中断方式向CPU报告传送操作的结束。16 DMADMA传送原理示意图如下传送原理示意图如下:第第5 5章章 I/OI/O接口与中断技术接口与中断技术17第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.5 I5.1.5 IO O端口地址译码端口地址译码 80 x86微处

12、理器都由低16位地址线寻址IO端口，故可寻址64K个IO端口，但在实际的80 x86 PC机中，只用了最前面的1K个端口地址，也即只寻址1K范围内的IO空间。因此仅使用了地址总线的低10位，即只有地址线A9A0用于IO地址译码。在DMA操作时，DMA控制器控制了系统总线。DMA控制器在发出地址的同时还要发出地址允许信号AEN，所以还必须将DMA控制器发出的地址允许信号AEN也参加端口地址的译码，用AEN限定地址译码电路的输出。当AEN信号有效时即DMA控制器控制系统总线时，地址译码电路无输出；当AEN信号无效时，地址译码电路才有输出。18第第5 5章章 I/OI/O接口与中断技术接口与中断技术

13、5.1.5 I5.1.5 IO O端口地址译码端口地址译码 无论是大规模集成电路的接口芯片，还是基本的输入输出缓冲单元，都是由一个或多个寄存器加上一些附加控制逻辑构成的。对这些寄存器的寻址就是对接口的寻址。通常采用两级译码方法，译码地址的高位组确定一个地址区域，作为组选信号；低位组地址直接接到芯片的地址输入端，选择芯片内各寄存器。19第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.5 I5.1.5 IO O端口地址译码端口地址译码 1.1.直接地址译码直接地址译码 直接地址译码是一种局部译码方法，按照系统分配给某接口的地址区域，对地址总线的某些位进行译码，产生对该接口包含的缓冲

14、器和寄存器的组选信号，再由低位地址线对组内缓冲器和寄存器译码寻址。20第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.1.5 I5.1.5 IO O端口地址译码端口地址译码 2.2.间接端口地址译码间接端口地址译码 间接端口地址译码仅使用两个端口地址就可以对多个端口进行寻址，第一个端口地址指向地址寄存器，第二个端口地址指向数据寄存器。端口寄存器的地址都要先送到地址寄存器，然后再根据地址寄存器的内容来选择端口寄存器。从处理器看来，系统只须对地址寄存器和数据寄存器进行寻址即可，对端口各寄存器的第二次寻址由地址寄存器的内容确定。这种译码电路节省系统地址空间，但在寻址时必须把间接地址作为数

15、据输出，这样就多使用了一条OUT指令。215.2 5.2 中断技术中断技术 22第第5 5章章 I/OI/O接口与中断技术接口与中断技术*什么是中断？什么是中断？所谓中断就是当CPU正常运行程序时，由于随机的事件包括内部事件和外部事件）引起CPU暂时中止正在运行的程序，转去执行请求中断的中断源的中断服务程序，中断服务结束后再返回被中止的程序。这一过程被称为中断。23第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.1 5.2.1 中断控制方式的优点中断控制方式的优点 *故障处理故障处理*分时操作分时操作*实时处理实时处理24第第5 5章章 I/OI/O接口与中断技术接口与中断技术

16、5.2.2 5.2.2 中断源中断源 1.1.中断类型中断类型 软件中断和硬件中断构成了微机的中断系统。中断系统可以处理256种不同的中断。为了区分这些中断，每个中断都对应一个类型码，所以，256种中断对应的中断类型码为0255（0FFH）。（1）硬件中断 包括非屏蔽中断和可屏蔽中断两类。它们的发生均由外设的中断请求而引发，具有随机性，一般都是在当前指令执行完后，CPU才能响应。中断服务完后，CPU自动返回主程序，从断点处继续往下执行。25第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 非屏蔽中断（NMI）非屏蔽中断是为外部紧急请求提供服务的中断，

17、它通过CPU的NMI（Non Mask Interrupt）引脚产生，不受CPU内部的中断允许标志IF的屏蔽。它的优先权比可屏蔽中断高。使用非屏蔽中断的一个典型例子就是启动电源故障程序。当NMI引脚上输入一个正跳变电压时，即产生一个内部引导的NMI中断。在执行NMI服务的过程中，不再为后面的NMI或INTR请求服务，直接执行中断返回指令（IRET）或处理器复位。如果在为单一NMI服务的同时又出现了新的NMI请求，则将新的请求保存起来，待执行完第一条IRET指令后再为其提供服务。在NMI中断开始时，IF标志位被清除，以禁止INTR引脚上产生的中断请求。26第第5 5章章 I/OI/O接口与中断技

18、术接口与中断技术5.2.2 5.2.2 中断源中断源 可屏蔽中断（INTR）可屏蔽中断是微机用来响应各种外部硬件中断的最常用的方法，是通过CPU的INTR引脚产生。它受CPU内部的中断允许标志IF的控制。当INTR为高电平且中断允许标志位置“1”时CPU即暂停执行主程序，进入INTR所对应的中断服务程序。当CPU响应INTR中断时，清除标志寄存器的IF位，禁止在执行某一中断服务程序时为其他中断服务。但是，IF位可以在中断服务程序中用指令STI置“1”，以允许中断嵌套。当执行IRET指令时，IF位将自动恢复为主程序所设置的值。通常，在一个实际的微机系统中，通过中断控制器（如8259A等），将可屏

19、蔽中断源扩展为多个。27第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源（2）软件中断 指令引起的中断 这类中断是指CPU执行某些预先设置的指令或指令执行的结果使标志寄存器中某个标志置“1”而引发的中断。这类可能引起中断的指令有：INT n指令 它为双字节代码指令，第一字节为操作码，第二字节为指向中断处理程序入口地址的类型码n（n0255）。CPU执行一条这种指令便发生一次软件中断。在微机的操作系统中用不同类型码编入一些标准功能的服务程序，用户程序可用INT n指令方便地调用。INT n指令的发生有指令来决定，无随机性。28第第5 5章章 I/OI/

20、O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 其中INT 3指令是INT n指令的一个特例，叫断点指令。它和其他INT n指令不同，是单字节指令，因而它能够很方便地被插入到程序的任何地方。插入INT 3指令之处便是断点。在断点处，停止正常的执行过程，以便执行某种特殊处理。通常，在调试时把断点插入程序中的关键之处，以便在断点所引发的中断服务程序中，显示寄存器、存储单元等的内容，这样程序员就可确定到断点之前所调试的程序是否正确，是否需要修改等。29第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 INTO指令 它为溢出中断指令，类型

21、码为4。当算法操作结果使溢出标志OF1时，执行INTO指令，则立即产生溢出中断。两个条件中任何一个不具备，溢出中断则不发生。INTO指令为程序员提供了一种处理算术运算出现溢出的手段，它通常和算术运算指令配合使用。BOUND指令 它是一个数组边界检查指令，利用该指令可确保带符号的数组下标是在由包含上界和下界的存储器块所限定的范围内。如果下标超出了这个范围，就产生中断。30第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 处理器检测的异常 这类异常是指CPU执行指令过程中产生的错误情况，如除法错、无效操作码、堆栈故障、段页不存在、浮点协处理器错、单步调试

22、异常等。除法错中断 当CPU执行除法运算指令（DIV和IDIV）时，若发现除数为0或商超过了有关寄存器所能表示的最大值，则产生一个除法错中断。其中断类型码为0号。31第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 单步调试中断 当标志寄存器中的TF1，CPU便引发类型号为1的单步中断，处于单步工作方式，即每执行一条指令就自动产生一次中断。该中断处理程序用来显示出一系列内部寄存器的值，并且告示一些附带的信息。因此单步方式为程序员提供了一种方便的调试手段，成为能够逐条指令地观察系统操作的一个“窗口”。CPU在响应单步中断的过程中，自动地把标志F压入堆栈

23、，然后清除TF和IF。因此当CPU进入单步的中断处理程序时，就不再处于单步方式，而以正常方式工作。只有在单步处理结束，内IRET从堆栈中弹出原来的TF标志后，才使CPU又返回到单步方式。80 x86指令系统中没有设置与清除TF标志的专门指令，但PUSHF和POPF两条指令为程序员提供了置位和复位TF的手段。32第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 2.2.中断源的识别和判优中断源的识别和判优 当系统中有多个设备用中断方式和CPU进行数据传输时，就有一个中断优先级处理问题。通常在微型计算机中对中断优先级采用以下3种方法来解决，即软件查询方法

24、、简单硬件方式-菊花链法和专用硬件方式。33第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源（1）软件查询方式 使用软件查询方式时要借助于简单的硬件电路。如一个系统中有CRT、U盘、打印机这3个外部设备利用中断方式和CPU进行数据传输，我们分别将它们称为设备A、设备B、设备C。现在希望设备A的中断优先级最高，设备B次之，设备C最低。这时可以利用硬件电路将3个外设的中断请求信号相“或”后，作为中断请求信号端，并把它们的状态位相“或”后作为1个状态字。这样，任何一个外设有中断请求时，都可以向CPU发中断请求信号，CPU响应中断后，进入中断处理子程序。程序

25、设计时，只要在中断处理子程序的开始部分安排一段带优先级的查询程序，便可以使这3个设备具有从高到低的中断优先级。34第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 利用软件查询方式来确定中断优先级的优点是省硬件，不需要有确定优先级的硬件排队电路。而是用程序的优先级来确定设备的优先级。当然，用软件查询方式也有缺点，这就是由设备发出中断请求到CPU转入相应的服务程序入口的时间较长，特别是在中断源比较多的情况下，必须有较长的查询程序时间。35第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源（2）简单硬件方式-菊花

26、链法 菊花链法是得到中断优先级的一个简单硬件方法。其做法是在每个外设对应的接口上连接一个逻辑电路，这些逻辑电路构成一个链，称为菊花链，由菊花链来控制中断回答信号的通路。36第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 外 设 C接 口菊 花 链逻 辑 电 路中 断 请 求中 断 应 答外 设 B接 口菊 花 链逻 辑 电 路中 断 请 求中 断 应 答外 设 A接 口菊 花 链逻 辑 电 路中 断 请 求中 断 应 答CPU以 及总 线控 制 逻 辑INTAINTR图图5-1 5-1 菊花链的线路图菊花链的线路图37第第5 5章章 I/OI/O接

27、口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源（3）专用硬件方式 当前，在微机系统中解决中断优先级管理的最常用的办法是采用可编程的中断控制器8259A。38第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.2 5.2.2 中断源中断源 3.3.中断优先级与嵌套中断优先级与嵌套 通常一个系统有多个中断源。当多个中断源同时申请中断时，CPU同一时刻只能响应一个中断源的申请。究竟首先响应哪一个，有一个次序安排问题，应按各中断源的轻重缓急程度来确定它们的优先级别。在中断优先级已定的情况下，CPU总是首先响应优先级最高的中断请求，而且当CPU正在响应某一中断源的请求，执行为

28、其服务的中断处理程序，若有优先级更高的中断源发出请求，则CPU就终止正在服务的程序而转入为新的中断源服务；等新的服务程序执行完后，再返回到被终止的处理程序，直至处理结束返回主程序。这种中断套中断的过程称为中断嵌套。中断嵌套可以有多级，具体级数原则上不限，只取决于堆栈的深度，实际上与要求的中断响应速度也有关。中断控制器就是具体执行优先级管理和排队的部件。当使用中断控制器时，可以允许外部有几十个中断源。39第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.3 5.2.3 中断过程中断过程 中断是一个过程，包括中断是一个过程，包括中断检测中断检测、中断响应中断响应及及执行中执行中断服务

29、程序断服务程序和和中断返回中断返回。中断检测 检测中断并通过软、硬件方式判优。中断响应 中断响应就是CPU“中断”现正在进行的处理任务，转向中断请求相对应的处理程序的过程。中断响应过程应解决如下问题：*保护断点 *保护现场 *CPU关中断 *转到中断请求所对应的处理程序 40第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.3 5.2.3 中断过程中断过程 中断是一个过程，包括中断是一个过程，包括中断检测中断检测、中断响应中断响应及及执行中执行中断服务程序断服务程序和和中断返回中断返回。中断检测 检测中断并通过软、硬件方式判优。中断响应 中断响应就是CPU“中断”现正在进行的处理

30、任务，转向中断请求相对应的处理程序的过程。中断响应过程应解决如下问题：*保护断点 *保护现场 *CPU关中断 *转到中断请求所对应的处理程序 41第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.3 5.2.3 中断过程中断过程 中断处理（服务）中断处理就是执行中断服务程序，完成中断源提出的处理要求。实际上是软件编程问题。中服程序与子程序的区别：随机事件与意料之中事件；对主程序透明与不透明。中服程序中如何保护现场与恢复现场。若允许中断嵌套，应该在中服程序中开中断（STI)。中断返回 中断返回就是CPU控制权由中服程序转移到被中断程序的过程。用IRET指令。IRET指令的功能。42

31、第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.4 5.2.4 中断中断向量表的设置方法向量表的设置方法 中断向量表用来存放中断服务程序入口地址的CS和IP值。每个中断服务程序的入口地址占四个字节，两个低字节存放中断服务程序入口的偏移地址IP，两个高字节存放中断服务程序入口的段基址CS。80868088对每种类型的中断都指定0255范围中的一个类型号n。当CPU调用类型号为n的中断服务程序时，首先把中断类型号n4，得到存放中断向量的地址，然后把此地址开始的两个低字节内容装入指令指针寄存器IP，再把两个高字节的内容装入代码段寄存器CS，这样，就可把CPU引导至类型号为n的中断服务

32、程序的入口，开始中断处理过程。43第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.4 5.2.4 中断中断向量表的设置方法向量表的设置方法 中断向量表由三部分组成。类型号n04为专用中断指针（n0是除法出错，n1是单步中断，n2是NMI，n3是断点中断，n4是溢出中断），占用由000H013H的20个字节，它们的类型号和中断向量由制造厂家规定，用户不能修改。类型号513为保留中断指针，占用013H07FH的108个字节。这是Intel公司为将来的软、硬件开发保留的中断指针，用户不应使用。类型号32255为用户使用的中断向量，占用080H3FFH的896个字节，这些中断类型号和中

33、断向量可由用户任意指定。44第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.2.4 5.2.4 中断中断向量表的设置方法向量表的设置方法 用户在使用中断之前，必须采用一定的方法，将中断服务程序的入口地址设置在与类型号相对应的中断向量表中。下面介绍中断向量表设置的三种方法：1.在程序设计时定义一个起始地址为0的数据段。2.在程序的初始化部分使用几条传送指令，把中断服务程序的入口地址置入中断向量表的指定位置。3.借助DOS的功能调用INT 21H的25H号功能调用，把中断服务程序的入口地址置入中断向量表中。455.3 5.3 中断控制器中断控制器8259A8259A 46第第5 5章章

34、 I/OI/O接口与中断技术接口与中断技术 在在PC/XTPC/XT微机系统中使用了一片微机系统中使用了一片8259A8259A，在，在PC/ATPC/AT微机系统中使用了两微机系统中使用了两片片8259A8259A。目前的。目前的PCPC系列微机，其外围系列微机，其外围接口芯片（如接口芯片（如80C28680C286）都集成有与两）都集成有与两片片8259A8259A相当的中断控制电路。相当的中断控制电路。47第第5 5章章 I/OI/O接口与中断技术接口与中断技术 优先级排队管理优先级排队管理完全嵌套完全嵌套循环优先级循环优先级特殊完全嵌套方式特殊完全嵌套方式 接受和扩充外部设备的中断请求

35、接受和扩充外部设备的中断请求利用级联方式可扩展至利用级联方式可扩展至8 8片，管理片，管理6464个中断个中断源源 提供中断类型号提供中断类型号 中断请求的允许与屏蔽中断请求的允许与屏蔽48123456789101112131428272625242322212019181716158259ACS WR RDD7D6D4D5D2D3D0D1CAS0CAS1GNDINTAIR7IR6IR4IR5IR2IR3IR0IR1INTCAS2 SP/ENVCCA0第第5 5章章 I/OI/O接口与中断技术接口与中断技术49R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIR

36、RI M RI M RCAS0CAS0CAS1CAS1CAS2CAS2 SP/EN SP/EN5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号第第5 5章章 I/OI/O接口与中断技术接口与中断技术50R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R1.1.中断请求寄存器中断请求寄存器(IRR)(IRR)和中断服务寄存器和中断服务寄存器(ISR)(ISR)在中断输入线在中断输入线IR7IR7IR0IR0上的中断请求，由两个上的中断请求，由两个相级联的寄存器相级联的寄存器中中断请求寄存器和中断服断请求寄

37、存器和中断服务寄存器来管理。务寄存器来管理。IRRIRR用用来寄存正在请求服务的来寄存正在请求服务的所有中断，而所有中断，而ISRISR则用来则用来寄存已响应的正在服务寄存已响应的正在服务中和被挂起的中断。中和被挂起的中断。5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号第第5 5章章 I/OI/O接口与中断技术接口与中断技术51R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R2.2.优先权电路优先权电路这个逻辑部件确定中断请求寄存器中的各个这个逻辑部件确定中断请求寄存器中的各个中断请求位的优先权。选

38、择出优先权最高的中断请求位的优先权。选择出优先权最高的中断。并由脉冲将它存入中断服务寄存器的中断。并由脉冲将它存入中断服务寄存器的对应位中。对应位中。IR7IR7IR0IR0的优先级，通常按的优先级，通常按IR0IR0IR1IR1IR7IR7的顺序，通过程序也可以改为循环方式。的顺序，通过程序也可以改为循环方式。5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号第第5 5章章 I/OI/O接口与中断技术接口与中断技术52R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R3.3.中断屏蔽寄存器中断屏蔽寄存器

39、(IMR)(IMR)中断屏蔽寄存器的每一位对中断请求寄存器中相应的中断请求位中断屏蔽寄存器的每一位对中断请求寄存器中相应的中断请求位的中断进行屏蔽，被屏蔽了的位对应的中断请求就不能送入优先的中断进行屏蔽，被屏蔽了的位对应的中断请求就不能送入优先权判定电路。权判定电路。第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号53R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R3.3.中断屏蔽寄存器中断屏蔽寄存器(IMR)(IMR)中断屏蔽寄存器的每一位对中

40、断请求寄存器中相应的中断请求位中断屏蔽寄存器的每一位对中断请求寄存器中相应的中断请求位的中断进行屏蔽，被屏蔽了的位对应的中断请求就不能送入优先的中断进行屏蔽，被屏蔽了的位对应的中断请求就不能送入优先权判定电路。权判定电路。第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号54R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R4.INT4.INT中断中断这个输出端直接送到这个输出端直接送到CPUCPU的中断请求输入端，向的中断请求输入端，向CPUCPU

41、请求中断。请求中断。第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号55R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R5.INTA5.INTA中断响应中断响应系统送来的中断响应信号系统送来的中断响应信号INTAINTA将使将使8259A8259A向数据总线上送出中断向数据总线上送出中断向量向量(类型码）。类型码）。第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与

42、引脚信号56R RP RP RISRISRIRRIRRI M RI M R6.6.数据总线缓冲器数据总线缓冲器数据总线缓冲器是三态、双向、数据总线缓冲器是三态、双向、8 8位的位的缓冲器，用来连接缓冲器，用来连接8259A8259A和系统数据总和系统数据总线。控制字和状态信息都通过数据总线线。控制字和状态信息都通过数据总线缓冲器进行传输。缓冲器进行传输。CAS0CAS0CAS1CAS1CAS2CAS2 SP/EN SP/EN第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号8259A8259A的内部组成图

43、的内部组成图57R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R7.7.读读/写控制逻辑写控制逻辑这个部件的功能是接收来自这个部件的功能是接收来自CPUCPU的输出的输出命令。它包含有初始化命令字寄存器和命令。它包含有初始化命令字寄存器和操作命令字寄存器。这两组寄存器用来操作命令字寄存器。这两组寄存器用来寄存操作的各种控制字。这种功能也允寄存操作的各种控制字。这种功能也允许把许把8259A8259A的状态传送到数据总线上。的状态传送到数据总线上。CAS0CAS0CAS1CAS1CAS2CAS2 SP/EN SP/EN第第5 5章章 I/

44、OI/O接口与中断技术接口与中断技术5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号58R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M R8.8.级联缓冲级联缓冲/比较器比较器这个功能块寄存并比较在系统中所使用的这个功能块寄存并比较在系统中所使用的全部全部8259A8259A的级联地址。在的级联地址。在8259A8259A作为主片作为主片使用时，使用时，CAS2CAS2CAS0CAS0作为输出端使用，输作为输出端使用，输出级联地址。而当出级联地址。而当8259A8259A作为从片使用时作为从片使用时，C

45、AS2CAS2CAS0CAS0则作为输入端使用，输入级则作为输入端使用，输入级联地址。这联地址。这3 3条线与条线与SP/ENSP/EN（控制器程序控（控制器程序控制制/允许）相配合，实现允许）相配合，实现8259A8259A的级联，此的级联，此时时SP/ENSP/EN为输入线，用来区分主为输入线，用来区分主/从芯片。从芯片。在带总线缓冲器的系统中，在带总线缓冲器的系统中，SP/ENSP/EN为输出为输出线，用于开启总线缓冲器。线，用于开启总线缓冲器。CAS0CAS0CAS1CAS1CAS2CAS2 SP/EN SP/EN第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.3.1 82

46、59A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号59R RP RP R8259A8259A的内部组成图的内部组成图ISRISRIRRIRRI M RI M RCAS0CAS0CAS1CAS1CAS2CAS2 SP/EN SP/EN第第5 5章章 I/OI/O接口与中断技术接口与中断技术5.3.1 8259A5.3.1 8259A基本构成与与引脚信号基本构成与与引脚信号60 8259A8259A每次处理中断过程每次处理中断过程(1)(1)在中断请求输入端在中断请求输入端IRIR7 7IRIR0 0上接受中断请求。上接受中断请求。(2)(2)中断请求锁存在中断请求锁存在IRRI

47、RR中，并与中，并与IMRIMR相相“与与”,将未将未屏蔽的中断送给优先级判定电路。屏蔽的中断送给优先级判定电路。(3)(3)优先级判定电路检出优先级最高的中断请求位，优先级判定电路检出优先级最高的中断请求位，并置位该位的并置位该位的ISRISR。(4)(4)控制逻辑接受中断请求，输出控制逻辑接受中断请求，输出INTINT信号。信号。(5)CPU(5)CPU接受接受INTINT信号，进入连续两个中断响应周期。信号，进入连续两个中断响应周期。单片使用或是由单片使用或是由CASCAS2 2CASCAS0 0选择的从片选择的从片8259A8259A，就在第，就在第2 2个中断响应周期，将中断类型向量

48、从个中断响应周期，将中断类型向量从D D7 7D D0 0线输出；如线输出；如果是作主片使用的果是作主片使用的8259A8259A，则在第，则在第1 1个中断响应周期，把个中断响应周期，把级联地址从级联地址从CASCAS2 2CASCAS0 0送出。送出。第第5 5章章 I/OI/O接口与中断技术接口与中断技术61 8259A8259A每次处理中断过程每次处理中断过程(6)CPU(6)CPU读取中断向量，转移到相应的中断处理程读取中断向量，转移到相应的中断处理程序序。(7)(7)中断的结束是通过向中断的结束是通过向8259A8259A送一条送一条EOI(EOI(中断结中断结束束)命令，使命令，

49、使ISRISR复位来实现的。在中断服务过程中，复位来实现的。在中断服务过程中，在在EOIEOI命令使命令使ISRISR复位之前，不再接受由复位之前，不再接受由ISRISR置位的中置位的中断请求。断请求。第第5 5章章 I/OI/O接口与中断技术接口与中断技术62 8259A8259A可以单片使用。在可以单片使用。在IRIR7 7IRIR0 0上上输入中断请求，输入中断请求，INTINT和和INTAINTA与与CPUCPU相连接。相连接。这时，中断请求输入共计有这时，中断请求输入共计有IRIR0 0IRIR7 7，共共8 8个级别。个级别。第第5 5章章 I/OI/O接口与中断技术接口与中断技术

50、63 8259A8259A也可以进行级联连接。在级联也可以进行级联连接。在级联连接中，把一个连接中，把一个82598259作为主控制器芯片，作为主控制器芯片，该芯片的该芯片的IRIRi i端连到从属控制器端连到从属控制器8259A8259A的的INTINT输出端。没有连接从属控制器的主控输出端。没有连接从属控制器的主控制器的制器的IRIRi i输入端，可以直接作为中断请输入端，可以直接作为中断请求输入端使用。一个主控制器最多可以连求输入端使用。一个主控制器最多可以连接接8 8个从属控制器，中断请求最多可为个从属控制器，中断请求最多可为8 88=648=64级。级。第第5 5章章 I/OI/O接