时序电路基础课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《时序电路基础课件.ppt》由用户(ziliao2023)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序电路 基础 课件
- 资源描述:
-
1、时序电路:1.当前的输出不仅和当前的输入有关,而且和历史的输入有关,和当前的电路状态有关。2.用记忆元件记录历史的输入过程,记忆元件有两种状态 0和 1。R S:01-11 Q:0-0R S:10-11 Q:1-1l4-1 集成触发器l4-2 同步时序电路l4-3 集成计数器其及应用l4-4 集成移位寄存器其及应用l4-5 随机访问存储器l4-6 应用实例触发器:一种常用的记忆元件,能存储一位二进制数码,是构成时序逻辑电路的基本单元电路。英文:(掷起落下)触发器的输出也具有两个稳定状态:0或者1(这就是所谓的双稳态),它们只有在特定的输入“触发”下才可能发生改变。因此触发器可用来“记忆”“0”
2、、“1”信息。l4-1-1 基本R-S触发器l4-1-2 时钟R-S触发器l4-1-3 D触发器l4-1-4 J-K触发器l4-1-5 T与T触发器l4-1-6 触发器小结l4-1-7 异步计数器基本R-S触发器:最简单的触发器,是构成其他触发器的 基础。一、与非门构成的基本R-S触发器二、基本R-S触发器的工作波形三、基本R-S触发器的应用四、或非门构成的基本R-S触发器与非门构成的基本R-S触发器Reset为置0端(或复位端)Set为置1端(或置位端)非号“”:表示低电平有效1.电路组成及逻辑符号逻辑符号与非门构成的基本R-S触发器状态真值表现态:指触发器输入信号变化前的状态,用Q Qn
3、n表示;次态:指触发器输入信号变化后的状态,用Q Qn+1n+1表示。状态转换真值表:次态Qn+1与输入信号和现态Q Qn n之间 关系的真值表。状态图状态真值表状态表1SR RQSQn1n 约束方程:约束方程:次态方程:次态方程:或非门构成的基本R-S触发器逻辑符号状态真值表消抖动开关74279逻辑符号CD403逻辑符号 基本RS触发器的触发方式:逻辑电平直接触发。(由输入信号直接控制)在实际工作中,要求触发器按统一的节拍进行状态更新。措施:时钟触发器:具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。CP:控制时序电路工作节奏的固定频率的脉冲信号,一般是矩形波。同步触发器的状
4、态更新时刻:受CP输入控制。触发器更新为何种状态:由触发输入信号决定。一、时钟R-S触发器二、时钟R-S触发器的工作波形三、时钟R-S触发器的应用四、时钟R-S触发器的空翻现象1.电路组成及逻辑符号在CP=0期间,G3、G4被封锁,触发器状态不变。在CP=1期间,由R和S端信号决定触发器的输出状态。只有CP=1时,触发器的状态才由输入信号R和S来决定。引导门基本的RS触发器输入端定义符号控制关联符关联对象号 关联对象号关联对象号m m(此处是(此处是1 1)的含义:的含义:仅当控制输入(此处是CP)有效时,具有对应关联号码(此处1)的输入信号(此处是R、S)才能对电路起作用。逻辑符号状态真值表
5、状态图状态图:表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号(R、S)提出的要求。状态表01SRQRSQnn约束方程:次态方程:构成数据锁存器(D锁存器)01DDSRDDQDQRSQnnn约束方程:次态方程:逻辑符号空翻现象:在一个CP周期内,触发器状态发生一次以上的翻转现象。在CP为高时,不允许输入信号变化。一、二、D触发器的工作波形三、D触发器的应用四、D触发器的脉冲工作特性五、常用的D触发器D触发器逻辑符号DQn+10011上升沿触发的D触发器:在CP脉冲的上升沿,激励端D的输入将置入触发器。“”表示边沿触发方式状态真值表1.逻辑符号及状态真值
6、表D触发器的特征方程特征方程为 n 1QD状态图状态表逻辑符号D触发器的内部电路3.常用双D触发器74747474逻辑符号(1)双D触发器74LS74外引脚图和逻辑符号 双D触发器7474外引脚图(2)逻辑功能SD RD CP DQn+1 0 1 1 0 0 0 1 1 1 1 1 0 1 0 1 0双D触发器7474的功能表当CP从0变为1时,Q将由CP上升沿到来之前一瞬间D的状态决定。为使触发器能正确地变化到预定的状态,输入信号与时钟脉冲之间应满足一定的时间关系,称为触发器的脉冲工作特性。t tsetset:建立时间t th h:保持时间T TWHWH:时钟高电平 持续时间T TWLWL:
7、时钟低电平 持续时间Tpd:延时时间移位寄存器清清0 0脉冲脉冲11111由于由于Q Q1 1(D D2 2)相对于)相对于t t3 3有有t tpdpd延迟,故到延迟,故到达达t t3 3时,时,D D2 2仍为仍为1 1,则则D D3 3=1=1所有触发器所有触发器CPCP端都连端都连在一起在一起同步时序同步时序电路电路右移的移位右移的移位寄存器寄存器D=Qn计数器:能累加所收到的时钟脉冲个数的逻辑电路数器 问题:前一级的Q接到后一级的CP端问题:如何构成加/减法计数器问题:响应CP下降沿一、下降沿触发的J-K触发器二、J-K触发器的应用三、常用的J-K触发器逻辑符号 JK JK触发器是在
展开阅读全文