《数字电子技术》课件第9章 综合课程设计.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《《数字电子技术》课件第9章 综合课程设计.ppt》由用户(momomo)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电子技术 数字电子技术课件第9章 综合课程设计 数字 电子技术 课件 综合 课程设计
- 资源描述:
-
1、 第第9 9章章 综合课程设计综合课程设计内容提要内容提要 数字电子技术是一门实践应用性非常强的数字电子技术是一门实践应用性非常强的课程,在学习中不仅要掌握基础理论知识,还课程,在学习中不仅要掌握基础理论知识,还要有熟练的操作技能。通过综合课程设计这一要有熟练的操作技能。通过综合课程设计这一环节,可以使学生了解各功能电路间的相互影环节,可以使学生了解各功能电路间的相互影响,掌握各功能电路之间参数的衔接和匹配关响,掌握各功能电路之间参数的衔接和匹配关系以及模拟电路和数字电路之间的结合,提高系以及模拟电路和数字电路之间的结合,提高对单元功能电路理解和灵活运用的能力及综合对单元功能电路理解和灵活运用
2、的能力及综合运用知识的能力。运用知识的能力。本章内容本章内容9.1 概述概述 9.2 智力竞赛抢答器电路设计智力竞赛抢答器电路设计 9.3 数字电子钟逻辑电路设计数字电子钟逻辑电路设计 9.4 交通灯控制逻辑电路设计交通灯控制逻辑电路设计 9.5 数字温度计逻辑电路设计数字温度计逻辑电路设计 综合课程设计是在教师指导下,由学生独立完成的,大体对分成以下综合课程设计是在教师指导下,由学生独立完成的,大体对分成以下3 3个阶个阶段:段:1 1设计与计算阶段设计与计算阶段学生根据所选课题的任务、要求和条件进行总体方案的设汁,通过论证与学生根据所选课题的任务、要求和条件进行总体方案的设汁,通过论证与选
3、择,确定总体方案并对方案中单元电路进行选择和设计计算,最后画选择,确定总体方案并对方案中单元电路进行选择和设计计算,最后画出总体电路图。此阶段约占课程设计总学时的出总体电路图。此阶段约占课程设计总学时的3030。2 2安装与调试阶段安装与调试阶段经指导教师审查通过后,学生即可领取所需元器件进行电路组装和电路调经指导教师审查通过后,学生即可领取所需元器件进行电路组装和电路调试,排除电路故障,调整元器件,修改电路使之达到设计指标要求。试,排除电路故障,调整元器件,修改电路使之达到设计指标要求。此阶段往往是课程设计的重点与难点所在,所需时间约占总学时的此阶段往往是课程设计的重点与难点所在,所需时间约
4、占总学时的5050。9.1 9.1 概述概述9.1 9.1 概述概述3拱写总结报告阶段拱写总结报告阶段总结报告是学生对课程设计全过程的系统总结,学生应按规定的格式编写总结报告是学生对课程设计全过程的系统总结,学生应按规定的格式编写设汁说明书,其主要内容有以下几个方向:设汁说明书,其主要内容有以下几个方向:(1)课题名称。课题名称。(2)课题设计任务和要求。课题设计任务和要求。(3)课题方案选择与论证。课题方案选择与论证。(4)课题方案的原理框图、总体电路图、布线图以及它们的说明,单元电路课题方案的原理框图、总体电路图、布线图以及它们的说明,单元电路设计与计算说明,元器件选择和电路参数计算的说明
5、等。设计与计算说明,元器件选择和电路参数计算的说明等。(5)具体电路调试。对调试中出现的问题进行分析并说明解决的措施,进行具体电路调试。对调试中出现的问题进行分析并说明解决的措施,进行测试、记录、整理与结果分析。测试、记录、整理与结果分析。(6)实验后的收获体会、存在问题和进实验后的收获体会、存在问题和进步的改进意见等。步的改进意见等。1.1.抢答组数为抢答组数为4 4组,输入抢答信号的控制电路应由无抖动开关来实现。组,输入抢答信号的控制电路应由无抖动开关来实现。2.2.判别选组电路。能迅速、准确地判处抢答者,同时能排除其它组的干扰判别选组电路。能迅速、准确地判处抢答者,同时能排除其它组的干扰
6、信号,闭锁其它各路输入使其它组再按开关时失去作用,并能对抢中者有信号,闭锁其它各路输入使其它组再按开关时失去作用,并能对抢中者有光、声显示和呜叫指示。光、声显示和呜叫指示。3.3.计数、显示电路。每组有三位十进制计分显示电路,能进行加计数、显示电路。每组有三位十进制计分显示电路,能进行加/减计分。减计分。4.4.定时及音响。定时及音响。必答时,启动定时灯亮,以示开始,当时间到要发出单音调必答时,启动定时灯亮,以示开始,当时间到要发出单音调“嘟嘟”声,并声,并熄灭指示灯。熄灭指示灯。抢答时,当抢答开始后,指示灯应闪亮。当有某组抢答时,指示灯灭,最抢答时,当抢答开始后,指示灯应闪亮。当有某组抢答时
7、,指示灯灭,最先抢答一组的灯亮,并发出音响。也可以驱动组别数字显示(用数码管显先抢答一组的灯亮,并发出音响。也可以驱动组别数字显示(用数码管显示)。回答问题的时间应可调整,分别为示)。回答问题的时间应可调整,分别为10s10s、20s20s、50s50s、60s60s或稍长些。或稍长些。主持人应有复位按钮。抢答和必答定时应有手动控制。主持人应有复位按钮。抢答和必答定时应有手动控制。9.2.1 9.2.1 智力竞赛抢答器电路设计任务智力竞赛抢答器电路设计任务9.2.2 9.2.2 智力竞赛抢答器电路设计方案智力竞赛抢答器电路设计方案1.复位和抢答开关输入防抖电路,可采用加吸收电容或复位和抢答开关
8、输入防抖电路,可采用加吸收电容或RS触发器电路来触发器电路来完成。完成。2.判别选组实现的方法可以用触发器和组合电路完成,也可用一些特殊判别选组实现的方法可以用触发器和组合电路完成,也可用一些特殊器件组成。例如用器件组成。例如用MC14599或或CD4099八路可寻址输出锁存器来实现。八路可寻址输出锁存器来实现。3.计数显示电路可用计数显示电路可用8421码拨码开关译码电路显示。码拨码开关译码电路显示。8421码拨码开关能码拨码开关能进行加或减计数。也可用加进行加或减计数。也可用加/减计数器(如减计数器(如74LS193)来组成。译码、显)来组成。译码、显示用共阴或共阳组件,也可用示用共阴或共
9、阳组件,也可用CL002译码显示器。译码显示器。4.定时电路。当有开关启动定时器时,使定时计数器按减计数或加计数定时电路。当有开关启动定时器时,使定时计数器按减计数或加计数方式进行工作,并使一指示灯亮,当定时时间到,输出一脉冲,驱动音方式进行工作,并使一指示灯亮,当定时时间到,输出一脉冲,驱动音响电路工作,并使指示灯灭。响电路工作,并使指示灯灭。9.2.3 9.2.3 智力竞赛抢答器电路元器件智力竞赛抢答器电路元器件1.通用实验底板通用实验底板2.直流稳压电源直流稳压电源3.集成电路:集成电路:74LS190、74LS48、CD4043、74LS112及门电路及门电路4.显示器:显示器:LCD
10、5011-11、CL002、发光二极管、发光二极管5.拨码开关(拨码开关(8421码)码)6.阻容元件、电位器阻容元件、电位器7.喇叭、开关等喇叭、开关等9.2.4 9.2.4 智力竞赛抢答器原理及参考电路智力竞赛抢答器原理及参考电路该抢答器由计分部分、判组部分、定时部分、音响部分等电路组成,参考该抢答器由计分部分、判组部分、定时部分、音响部分等电路组成,参考电路简要说明如下:电路简要说明如下:1.计分部分计分部分 每组均由每组均由8421码拨码开关码拨码开关KS-1,完成分数的增和减,每组为三位,个、,完成分数的增和减,每组为三位,个、十、百位,每位可以单独进行加减。例如:十、百位,每位可以
11、单独进行加减。例如:100分加分加10分变为分变为110分,只需分,只需按动拨码开关十位按动拨码开关十位“+”号一次;若加号一次;若加“20”分,只要按动分,只要按动“+”号两次。若号两次。若减分,方法相同,即按动减分,方法相同,即按动“”号就能完成减数计分。号就能完成减数计分。顺便提一下,计分电路也可以用电子开关或集成加、减法计数器来组合完顺便提一下,计分电路也可以用电子开关或集成加、减法计数器来组合完成。成。2.判组电路判组电路 这部分电路由这部分电路由RS触发器完成,触发器完成,CD4043为三态为三态RS锁存触发器,当锁存触发器,当S1按按下时,下时,Q1为为1,这时或非门,这时或非门
12、74LS25为低电平,封锁了其它组的输入。为低电平,封锁了其它组的输入。Q1为为1,使发光管,使发光管D1发亮,同时也驱动音响电路呜叫,实现声、光的指示。输发亮,同时也驱动音响电路呜叫,实现声、光的指示。输入端采用了阻容方法,以防止开关抖动。入端采用了阻容方法,以防止开关抖动。3.3.定时电路定时电路 当进行抢答或必答时,主持人按动单次脉冲起动开关,使定时数当进行抢答或必答时,主持人按动单次脉冲起动开关,使定时数据置入计数器,同时使据置入计数器,同时使JKJK触发器翻转(触发器翻转(Q=1Q=1),定时器进行减计数定),定时器进行减计数定时,定时开始,定时指示灯亮。当定时时间到,即减法计数器为
13、时,定时开始,定时指示灯亮。当定时时间到,即减法计数器为“0000”时,时,BoBo为为“1 1”,定时结束,这时去控制音响电路呜叫,并灭掉指示灯,定时结束,这时去控制音响电路呜叫,并灭掉指示灯(JKJK触发器的触发器的/Q=1/Q=1,Q=0Q=0)。)。4.4.音响电路音响电路 音响电路中,音响电路中,f1f1和和f2f2为两种不同的音响频率,当某组抢答时,应为两种不同的音响频率,当某组抢答时,应为多音,其时序应为间断音频输出。当定时到,应为单音,其时序应为多音,其时序应为间断音频输出。当定时到,应为单音,其时序应为单音频输出为单音频输出 9.2.4 9.2.4 智力竞赛抢答器原理及参考电
14、路智力竞赛抢答器原理及参考电路9.2.4 9.2.4 智力竞赛抢答器原理及参考电路智力竞赛抢答器原理及参考电路9.3.1 9.3.1 数字电子钟逻辑电路设计简述数字电子钟逻辑电路设计简述 数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。机场
15、等公共场所的大型数显电子钟。数字电子钟框图数字电子钟框图 9.3.2 9.3.2 数字电子钟逻辑电路设计要求数字电子钟逻辑电路设计要求 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟,用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟,要求如下:要求如下:1.1.由晶振电路产生由晶振电路产生1Hz标准秒信号。标准秒信号。2.秒、分为秒、分为0059六十进制计数器。六十进制计数器。3.时为时为0023二十四进制计数器。二十四进制计数器。4.周显示从周显示从1日为七进制计数器。日为七进制计数器。5.可手动校时:能分别进行秒、分、时、日的校时。只要将开关置于手动可手动校时:能
16、分别进行秒、分、时、日的校时。只要将开关置于手动位置,可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的位置,可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。校正。6.整点报时。整点报时电路要求在每个整点前呜叫五次低音(整点报时。整点报时电路要求在每个整点前呜叫五次低音(500Hz),),整点时再呜叫一次高音(整点时再呜叫一次高音(1000Hz)。)。9.3.3 9.3.3 数字电子钟逻辑电路设计方案数字电子钟逻辑电路设计方案 1.秒脉冲发生器秒脉冲发生器 脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量,通常用晶脉冲发生器是数字钟的核心部分,它的精度和
17、稳定度决定了数字钟的质量,通常用晶体振荡器发出的脉冲经过整形、分频获得体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为的秒脉冲。如晶振为32768 Hz,通过,通过15次次二分频后可获得二分频后可获得1Hz的脉冲输出。的脉冲输出。1.1.2.计数译码显示计数译码显示 秒、分、时、日分别为秒、分、时、日分别为6060、6060、2424、7 7进制计数器、秒、分均为进制计数器、秒、分均为6060进制,即显示进制,即显示00005959,它们的个位为十进制,十位为六进制。时为二十四进制计数器,显示为,它们的个位为十进制,十位为六进制。时为二十四进制计数器,显示为00002323,个,个
18、位仍为十进制,而十位为三进制,但当十进位计到位仍为十进制,而十位为三进制,但当十进位计到2 2,而个位计到,而个位计到4 4时清零,就为二十四时清零,就为二十四进制了。进制了。1.1.3.校时电路校时电路在刚刚开机接通电源时,由于日、时、分、秒为任意值,所以需要进行调整。在刚刚开机接通电源时,由于日、时、分、秒为任意值,所以需要进行调整。置开关在置开关在手动位置,分别对时、分、秒、日进行单独计数,计数脉冲由单次脉冲或连续脉冲输入。手动位置,分别对时、分、秒、日进行单独计数,计数脉冲由单次脉冲或连续脉冲输入。1.1.4.整点报时电路整点报时电路当时计数器在每次计到整点前六秒时,需要报时,这可用译
19、码电路来解决。即当时计数器在每次计到整点前六秒时,需要报时,这可用译码电路来解决。即当分为当分为5959时,则秒在计数计到时,则秒在计数计到5454时,输出一延时高电平去打开低音与门,使报时声按时,输出一延时高电平去打开低音与门,使报时声按500Hz500Hz频率呜频率呜叫叫5 5声,直至秒计数器计到声,直至秒计数器计到5858时,结束这高电平脉冲;当秒计数到时,结束这高电平脉冲;当秒计数到5959时,则去驱动高音时,则去驱动高音1KHz1KHz频率输出而鸣叫频率输出而鸣叫1 1声。声。1.1.通用实验底板通用实验底板2.2.直流稳压电源直流稳压电源3.3.集成电路:集成电路:CD4060CD
20、4060、74LS7474LS74、74LS16174LS161、74LS24874LS248及门电路及门电路4.4.晶振:晶振:32768 Hz32768 Hz5.5.电容:电容:100100F/16VF/16V、22pF22pF、3 322pF22pF之间之间6.6.电阻:电阻:200200、10K10K、22M22M7.7.电位器:电位器:2.2K2.2K或或4.7K4.7K8.8.数显:共阴显示器数显:共阴显示器LC5011-11LC5011-119.9.开关:单次按键开关:单次按键10.10.三极管:三极管:8050805011.11.喇叭:喇叭:1 W/41 W/4,8 8 9.3
21、.4 9.3.4 数字电子钟逻辑电路元器件数字电子钟逻辑电路元器件9.3.5 9.3.5 数字电子钟逻辑电路原理数字电子钟逻辑电路原理1.秒脉冲电路秒脉冲电路由晶振由晶振32768Hz经经14分频器分频为分频器分频为2Hz,再经一次分频,即得,再经一次分频,即得1Hz标准秒脉冲,供时钟计数器用标准秒脉冲,供时钟计数器用。2.单次脉冲、连续脉冲单次脉冲、连续脉冲这主要是供手动校时用。若开关这主要是供手动校时用。若开关K1打在单次端,要调整日、时、分、秒即可按单次脉冲进行打在单次端,要调整日、时、分、秒即可按单次脉冲进行校正。如校正。如K1在单次,在单次,K2在手动,则此时按动单次脉冲键,使周计数
22、器从星期在手动,则此时按动单次脉冲键,使周计数器从星期1到星期日计数。到星期日计数。若开关若开关K1处于连续端,则校正时,不需要按动单次脉冲,即可进行校正。单次、连续脉冲均处于连续端,则校正时,不需要按动单次脉冲,即可进行校正。单次、连续脉冲均由门电路构成。由门电路构成。3.秒、分、时、日计数器秒、分、时、日计数器这一部分电路均使用中规模集成电路这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数,其中秒、分为六十进制实现秒、分、时的计数,其中秒、分为六十进制,时为二十四进制。可以发现秒、分两组计数器完全相同。当计数到,时为二十四进制。可以发现秒、分两组计数器完全相同。当计数到5
23、9时,再来一个脉冲变成时,再来一个脉冲变成00,然后再重新开始计数。利用,然后再重新开始计数。利用“异步清零异步清零”反馈到反馈到/CR端,而实现个位十进制,十位六进制端,而实现个位十进制,十位六进制的功能。的功能。时计数器为二十四进制,当开始计数时,个位按十进制计数,当计到时计数器为二十四进制,当开始计数时,个位按十进制计数,当计到23时,这时再来一个脉冲时,这时再来一个脉冲,应该回到,应该回到“零零”。所以,这里必须使个位既能完成十进制计数,又能在高低位满足。所以,这里必须使个位既能完成十进制计数,又能在高低位满足“23”这这一数字后,时计数器清零,采用了十位的一数字后,时计数器清零,采用
展开阅读全文