《数字电路》课件 - 副本 (5).ppt

1、第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.1 时序逻辑电路的结构特点时序逻辑电路的结构特点 时序逻辑电路的基本特点是，任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。时序电路的结构具有两个特点：第一，时序电路往往由组合逻辑电路和存储电路组成，而且存储电路是必不可少的。第二，存储电路的输出反馈到输入端，与输入信号共同决定组合逻辑电路的输出。第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.2 时序逻辑电路的分类时序逻辑电路的分类 根据存储电路（即触发器）状态变化的特点，时序逻辑电路分

2、为两大类：同步时序逻辑电路 异步时序逻辑电路 在同步时序逻辑电路中，所有存储单元状态的变化都是在同一时钟信号操作下同时发生的，各个触发器的时钟脉冲相同。而在异步时序逻辑电路中，存储单元状态的变化不是同时发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.3 时序逻辑电路的表示方法时序逻辑电路的表示方法 时序电路的逻辑功能除了用逻辑方程即状态方程、输出方程和驱动方程等方程式表示之外，还可以用状态表、状态图、时序图等形式来表示。状态表、状态图、时序图都是描述时序电路状态转换全部过程的方法，

3、它们之间是可以相互转换的。1.逻辑方程2.状态转移表3.状态转移图4.时序图第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.4 时序逻辑电路的分析方法时序逻辑电路的分析方法 时序逻辑电路的分析，就是根据给定时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路状态与输出信号的变化规律，从而了解时序逻辑电路的逻辑功能。时序逻辑电路分析方法如下：写方程式 求状态方程 列状态表、画状态图和时序图 说明电路的逻辑功能第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.4 时序逻辑电路的分析方法时序逻辑电路的分析

4、方法同步时序逻辑电路分析举例异步时序逻辑电路分析举例第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值。由个触发器构成的计数器，其模值一般应满足。计数器有许多不同的类型：按时钟控制方式来分有异步、同步两大类；按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；按模值来分有二进制、十进制和任意进制计数器。第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器1 异步二进制加法计数器

5、电路原理异步二进制加法计数器电路原理C1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1由JK触发器组成的3位异步二进制加法计数器C1J1K1第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器2异步二进制减法计数器电路原理异步二进制减法计数器电路原理J1C1K1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1由JK触发器组成的3位异步二进制减法计数器第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器3同步二进制加法计数器同步二进制加法计数器 由JK触发

6、器组成的3位同步二进制加法计数器J1C1K1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1&CO第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器4.同步二进制减法计数器同步二进制减法计数器J1C1K1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1&由JK触发器组成的3位同步二进制减法计数器Q0Q1Q2第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.2 非二进制计数器非二进制计数器在非二进制计数器中，最常用的是十进制计数器。1.异步十进制加法计数器异步十进制加法计数器J1C

7、1K1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1J3C1K3Q3FF3&Q3由JK触发器组成的异步十进制加法计数器第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.2 非二进制计数器非二进制计数器2同步十进制加法计数器同步十进制加法计数器J1C1K1FF1Q1J2C1K2FF2Q2J0C1K0FF0Q0CP1&J3C1K3Q3&CO由JK触发器组成的同步十进制加法计数器Q2Q1Q0Q3第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.3 集成计数器集成计数器 74LS90 74LS160 74LS161 74LS162 74

8、LS1631.异步二 五 十 进制计数器74LS90CP0CP1Q3Q2Q1Q0R0(1)R0(2)S9(2)S9(1)74LS9074LS90的逻辑符号图第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.3 集成计数器集成计数器24位同步二进制加法计数器位同步二进制加法计数器74LS161和和74LS163Q3ETCPD0CO74LS161EPCR LDD1D2D3Q2Q1Q074LS16374LS161和74LS163的逻辑符号图第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.3 集成计数器集成计数器3 同步十进制加法计数器同步十进制加法计数器74

9、LS160和和74LS162Q3ETCPD0CO74LS160EPCRLDD1D2D3Q2Q1Q074LS16274LS160和74LS162的逻辑符号图第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.3 集成计数器集成计数器4.用集成计数器构成任意进制计数器用集成计数器构成任意进制计数器 尽管集成计数器产品种类很多，也不可能做到任意进制的计数器都有其相应的产品。但是用一片或者几片集成计数器经过适当连接，就可以构成任意进制的计数器。若一片集成计数器为M 进制，欲构成的计数器为N 进制，构成任意进制计数器的原则是：当MN时，只需用一片集成计数器即可；当MN 基本思路：计数器

10、从全“0”状态开始计数，计满N个状态后产生清“0”信号，使计数器恢复到初态。(2)级联法级联法MN 当MN时，需用两片或两片以上集成计数器才能连接成任意进制计数器，这时要用级联法。下面以74LS90为例分三种情况讨论级联法构成任意进制计数器的问题。几片集成计数器级联 几片集成计数器级联后再反馈清零 每片集成计数器单独反馈清零后再进行级联 第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器 在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器和门电路组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。

11、按照功能的不同，寄存器分为数码寄存器（基本寄存器）移位寄存器第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器v5.3.1 数码寄存器数码寄存器1.双拍接收方式数码寄存器双拍接收方式数码寄存器 下图是由基本RS触发器组成的四位双拍接收方式数码寄存器的逻辑电路图。其工作过程如下：清0，第一拍 接收数码，第二拍CPRSRSRSRS&Q2Q1Q0D0D1D2D3&双拍接收方式数码寄存器RDSDRDRDSDSDSDFF3FF2FF1FF0RDQ3Cr第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器v5.3.1 数码寄存器数码寄存器2.单拍接收方式数码寄存器单拍接收方式数码寄存器

12、下图是四位单拍接收方式数码寄存器的逻辑电路图。它由4个上升沿D触发器组成，其数据输入和输出均采用并行方式，即各位寄存器的数据从相应输入端或输出端同时输入或输出。C1D3C1D2C1D1C1D0D3D2D1D0单拍接收方式数码寄存器Q0Q1Q2Q3CP第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器5.3.2 移位寄存器移位寄存器 移位寄存器是计算机及数字电路中的一个重要逻辑器件，它不仅具有存放数据的功能，而且还能在时钟信号控制下使寄存器的数据依次向左或向右移位。1.单向移位寄存器单向移位寄存器 D触发器组成的四位单向移位寄存器数据从左端输入，按时钟脉冲的工作节拍，依次右移到寄存器中

13、，这种工作方式称为串行输入。同样，数据从一个输出端输出的方式称为串行输出。2.双向移位寄存器双向移位寄存器 双向移位寄存器是既可以左移又可以右移的移位寄存器，其典型代表是4位双向移位寄存器定型产品74LS194第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器v5.3.3 集成寄存器集成寄存器74LS175、74LS1941.集成寄存器集成寄存器74LS175 集成寄存器74LS175是由D触发器组成的4位基本寄存器，其逻辑符号如图Q3CPD074LS175CRD1D2D3Q2Q1Q074LS175的逻辑符号图第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器v5.3.3

14、集成寄存器集成寄存器74LS175、74LS1942.集成寄存器集成寄存器74LS194 74LS194是四位双向移位寄存器，也是一种常用的中规模集成时序逻辑器件。Q3S1CPD074LS194S0CR DRD1D2D3Q2Q1Q0DL74LS194的逻辑符号图第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器v5.3.3 集成寄存器集成寄存器74LS175、74LS1942.集成寄存器集成寄存器74LS194四位双向移位寄存器74LS194的功能表 CRn3Qn2Qn1Qn0Qn3Qn2Qn1Qn0Qn3Qn2Qn1Q DR 清零时钟控制信号串行输入并行输入输出工作模式CPS1 S

15、0DR DLD3 D2 D1 D0Q3 Q2 Q1 Q00 0 0 0 0清零1非上升沿 静态保持10 0 动态保持10 1DR 右移11 0 DL DL左移11 1 D3 D2 D1 D0D3 D2 D1 D0置数第第5 5章章 时序逻辑电路时序逻辑电路5.3 寄存器寄存器v5.3.3 集成寄存器集成寄存器74LS175、74LS1942.集成寄存器集成寄存器74LS19474LS194的功能：异步清零 静态保持 置数方式 右移工作方式 左移工作方式 动态保持方式第第6 6章章 脉冲波形的产生和整形脉冲波形的产生和整形 数字电路或系统中，常常需要各种脉冲波形，如矩形波、三角波、锯齿波等。这些脉冲波形的获取通常采用两种方法：一是利用脉冲信号产生器直接产生；二是对已有的信号进行适当变换，产生能为系统所用的脉冲波形。本章主要讨论几种脉冲信号产生器及脉冲变换的基本电路，如多谐振荡器、施密特触发器、单稳态触发器及555定时器等。并对它们的功能、特点及其主要应用作简要的介绍。