《数字电路》课件 - 副本 (4).ppt

1、第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.1 基本基本RS触发器的工作原理触发器的工作原理1.电路结构电路结构 基本RS触发器是最简单的触发器，是构成其它类型触发器的基本单元。基本触发器的电路可以由两个与非门交叉耦合组成，也可由两个或非门交叉耦合组成，现以两个与非门组成的基本触发器为例，分析其工作原理。时 时 时 时DD01RS，DD10RS，DD11RS，DD00RS，第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.1 基本基本RS触发器的工作原理触发器的工作原理2.功能表功能表 QnQn+1功能说明0 00 001不稳定状态0 10 101

2、00置0（复位）1 01 00111置1（置位）1 11 10101保持原状态DRDS 第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.1 基本基本RS触发器的工作原理触发器的工作原理3.特性方程特性方程 触发器的逻辑功能还可用逻辑函数来描述。这种描述触发器逻辑功能的函数表达式称为特性方程。第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.2 基本基本RS触发器的功能触发器的功能1.状态转移图状态转移图 采用图形的方法来描述触发器的逻辑功能转化，能得到其状态转移图。2 波形图波形图 仅仅是由于触发信号电平的不同而导致触发器状态改变的触发方式称为电平触发

3、。综上所述，基本RS触发器属于电平触发方式。第第4 4章章 触发器触发器4.2 同步触发器同步触发器 分析可知，基本触发器的特点是：分析可知，基本触发器的特点是：一旦输入的置0或置1信号出现，输出状态就可能随之而发生变化，这在数字系统中会带来许多的不便。实际使用中，往往要求触发器按一定的节拍（如时钟节拍）动作，于是产生了同步触发器，也称时钟触发器和钟控触发器。同步触发器主要包括同步RS触发器、同步D触发器、同步JK触发器以及同步T触发器等。第第4 4章章 触发器触发器4.2 同步触发器同步触发器v4.2.1 同步同步RS触发器触发器同步RS触发器功能表R SQnQn+1功能说明0 00 001

4、01保持原状态1.10 10111置1（置位）1.01 00100置0（复位）1 11 101不稳定状态第第4 4章章 触发器触发器4.2 同步触发器同步触发器v4.2.2 同步同步D触发器触发器同步D触发器功能表 DQnQn+1功能说明000100置0（复位）110111置1（置位）第第4 4章章 触发器触发器4.2 同步触发器同步触发器v4.2.3 同步触发器存在的问题同步触发器存在的问题空翻空翻 同步触发器在CP=1期间，如果的输入触发信号电平发生多次变化，则触发器的输出状态也发生多次变化，因此在一个时钟周期内，触发器会产生多次翻转，该现象称为空翻。空翻是一种有害的现象，它使得时序电路不

5、能按时钟节拍工作，造成系统的误动作。造成空翻现象的原因是同步触发器的结构不尽完善。以下将要介绍的几种触发器，由于改善了电路结构，从而可克服空翻现象。第第4 4章章 触发器触发器4.3 主从触发器主从触发器v4.3.1 主从主从RS触发器触发器 1.电路结构电路结构 2.工作原理工作原理 3逻辑功能逻辑功能v特点特点 （1）主从控制，时钟脉冲触发。在主从RS触发器中，主、从触发器的状态受到 CP 脉冲的控制。（2）R、S之间仍存在约束。由于主从 RS 触发器是由同步 RS 触发器组合而成，所以，在 CP=1 期间，R、S 的取值应遵循同步 RS 触发器的要求，即不能同时为有效电平.第第4 4章章

6、 触发器触发器4.3 主从触发器主从触发器v4.3.2 主从主从JK触发器触发器 1 电路结构电路结构 2 逻辑功能分析逻辑功能分析 主从主从 JK 触发器触发器 优点是：主从控制脉冲触发；输入信号 J、K 之间无约束；功能完善。因而是一种应用起来十分灵活和方便的集成触发器。缺点是：抗干扰能力不强。当 CP 下降沿到来时，干扰可能被送入从触发器使主从JK触发器输出错误结果。第第4 4章章 触发器触发器4.3 主从触发器主从触发器v4.3.3 T触发器和触发器和T 触发器触发器1 T 触发器触发器 （1）电路结构（2）逻辑功能分析2 T 触发器触发器 T 触发器具有计数功能（T=1 时）和状态保

7、持功能（T=0 时），因而是一种广泛应用的触发器。在触发器的定型产品中极少生产专门的 T 触发器，它常用JK触发器或其它触发器转换而成。第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器 采用主从触发方式，可以克服电位触发方式的多次翻转现象，但主从触发器有依次翻转特性，这就降低了其抗干扰能力。边沿触发器不仅可以克服电位触发方式的多次翻转现象，而且仅仅在时钟CP的上升沿或下降沿时刻才对输入激励信号响应，这样大大提高了抗干扰能力。边沿触发器有两种形式:CP上升沿（前沿）触发 CP下降沿（后沿）触发第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器v4.4.1 维持维持阻塞边沿阻塞边沿D

8、触发器触发器 维持阻塞D触发器是应用较为普遍的边沿触发器，其输出状态仅取决于 CP 的上升沿到来时D的逻辑状态，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转，抗干扰能力强。1 电路结构和逻辑符号电路结构和逻辑符号第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器v4.4.1 维持维持阻塞边沿阻塞边沿D触发器触发器2 工作原理工作原理 维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。CP上升沿到达前将数据装入。由于电路具有维持阻塞的功能，在CP=1期间，D的状态变化不会影响触发器的输出状态。有效防

9、止空转。3 逻辑功能表示逻辑功能表示 第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器v4.4.2 下降沿触发的下降沿触发的JK触发器触发器1.电路结构电路结构2.工作原理工作原理 可见，边沿 JK 触发器逻辑功能完全与主从 JK 触发器相同，所不同的是它利用接收与非门的延时使触发器在稳定的 CP=0、上升沿及 CP=1 时，J 和 K 都不起作用，而在 CP 由 1 变为 0 的下降沿时刻，触发器解除了“自锁”，接收了输入信号 J、K，并按 JK 触发器的特征规律变化。第第4 4章章 触发器触发器4.5 CMOS主从结构主从结构D边沿触发边沿触发4.5.1 CMOS传输门构成的基本触

10、发器传输门构成的基本触发器 这种基本触发器和前面介绍的钟控基本D触发器功能完全一致，是属于电平触发方式，CP为低电平有效。QCMOS传输门基本触发器CPD1TG1TG211第第4 4章章 触发器触发器4.5 CMOS主从结构主从结构D边沿触发器边沿触发器v4.5.2 CMOS传输门构成的传输门构成的D边沿触发器边沿触发器 分析可见,D触发器的状态转移是发生在CP上升沿（前沿）到达时刻，且接收这一时刻的输入激励信号D,因此：v4.5.3 CMOS传输门构成的传输门构成的JK边沿触发器边沿触发器 综上所述，边沿触发器工作时，总是在 CP 的上升沿（或下降沿）之前接收输入信号，而在 CP 的上升沿（

11、或下降沿）到来时刻触发翻转，记忆或传输信号，在触发沿过后封锁输入，这三步均在触发沿前后完成，故称边沿触发器。因此，边沿触发器较其它触发器抗干扰能力强、速度快、使用灵活。n+1QD CP第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.1 集成触发器举例集成触发器举例1TTL主从主从JK触发器触发器74LS722高速高速CMOS边沿边沿D触发器触发器74HC74输 入输 出RDSDCPDQQ01xx0110 xx1011001 11110第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.2 触发器功能的转换触发器功能的转换 触发器按功能分有RS、JK、D、T、T五

12、种类型，但最常见的集成触发器是JK触发器和D触发器。T、T触发器没有集成产品，如需要时，可用其他触发器转换成T或T触发器。JK触发器与D触发器之间的功能也是可以互相转换的。1.用用JK触发器转换成其他功能的触发器触发器转换成其他功能的触发器2用用D触发器转换成其他功能的触发器触发器转换成其他功能的触发器第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.3 集成触发器的脉冲工作特性和主要指标集成触发器的脉冲工作特性和主要指标1触发器的脉冲工作特性触发器的脉冲工作特性 触发器的脉冲工作特性是指触发器对时钟脉冲、输入信号以及它们之间相互配合的的时间关系的要求。掌握这种工作特性对触发器

13、的应用非常重要。（1）维持阻塞D触发器的脉冲工作特性。（2）主从JK触发器的脉冲工作特性。第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.3 集成触发器的脉冲工作特性和主要指标集成触发器的脉冲工作特性和主要指标2集成触发器的主要参数集成触发器的主要参数（1）直流参数直流参数（a）电源电流ICC：指空载功耗电流（b）低电平输入电流IIL：指输入被短路时的电流（c）高电平输入电流IIH：将各输入端接高电平（VDD）时输入电流（d）输出高电平VOH和输出低电平VOL：Q 或输出高电平时的对地电压值为VOH，输出低电平时的对地电压值为VOL。第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.3 集成触发器的脉冲工作特性和主要指标集成触发器的脉冲工作特性和主要指标2集成触发器的主要参数集成触发器的主要参数（2）开关参数）开关参数（a）最高时钟频率fmax（b 对时钟信号的延迟时间（tCPLH、tCPHL）（c）对直接置0（RD）或置1（SD）的延迟时间