《电子技术与数字电路》课件第8章 时序电路的基本单元-触发器.ppt

1、 第第8章章 时序电路的基本单元触发器时序电路的基本单元触发器本章主要内容本章主要内容(1)各类触发器的基本结构和工作原理各类触发器的基本结构和工作原理(2)触发器的逻辑特性描述触发器的逻辑特性描述(3)触发器的主要参数触发器的主要参数时序电路与组合电路不同。它在任何时刻的输出不仅与电时序电路与组合电路不同。它在任何时刻的输出不仅与电路的当前输入状态有关，而且还与先前的输入状态有关。路的当前输入状态有关，而且还与先前的输入状态有关。为实现时序电路的逻辑功能，就必须在电路内部包含具有为实现时序电路的逻辑功能，就必须在电路内部包含具有存储或记忆功能的器件存储或记忆功能的器件，用以保存与过去输入信号

2、有关的，用以保存与过去输入信号有关的信息。信息。具有存储或记忆功能的器件具有存储或记忆功能的器件很多。在数字系统中通常是采很多。在数字系统中通常是采用称为触发器（用称为触发器（Flip-Flop）的电子器件来实现这种存储或）的电子器件来实现这种存储或记忆功能。记忆功能。触发器也称双稳态电路，它是具有两种稳定状态的电路，触发器也称双稳态电路，它是具有两种稳定状态的电路，用于保存二进制信息。在某一时间内，它只能处于一种稳用于保存二进制信息。在某一时间内，它只能处于一种稳定状态；只有在一定的触发信号作用下，才能从一种稳定定状态；只有在一定的触发信号作用下，才能从一种稳定状态翻转到另一种稳定状态。状态

3、翻转到另一种稳定状态。8.1 RS触发器触发器8.1.1 基本基本RS触发器触发器n用两个用两个“与非与非”门相互交叉耦门相互交叉耦合，就可以构成一个具有存储合，就可以构成一个具有存储或记忆功能的最简单的或记忆功能的最简单的RS触发触发器，也称器，也称基本基本RS触发器。触发器。nR和和S为触发器的两个输入端：为触发器的两个输入端：R为复位端（为复位端（Reset），也称置），也称置“0”端；端；S为置位端（为置位端（Set），），又称置又称置“1”端。端。Q和和 为触发器为触发器的两个输出端，的两个输出端，在正常工作时在正常工作时这两个输出端的逻辑电平总是这两个输出端的逻辑电平总是相反的。相

4、反的。0110QQQQ，则若，则若ABQRSQQ状态转换分析状态转换分析n触发器的两种稳定状态，在一定的输入条件下可以相触发器的两种稳定状态，在一定的输入条件下可以相互转化，即可以从一个稳定状态翻转到另一个稳定状互转化，即可以从一个稳定状态翻转到另一个稳定状态。态。n分析：分析：当当R=0，S=1时，无论触发器原来处于哪种状态，时，无论触发器原来处于哪种状态，因为因为R=0，必有，必有“与非门与非门”A的输出的输出 =1；的的“1”电电平又反馈到平又反馈到“与非门与非门”B的左输入端，而此时的左输入端，而此时S=1，从，从而使而使“与非门与非门”B的输出的输出Q=0。Q端输出的端输出的“0”电

5、平又电平又反馈到反馈到A门的输入端，使门的输入端，使A门输出的门输出的“1”保持不变。最保持不变。最后使触发器置成稳定的后使触发器置成稳定的“0”状态。状态。（Q=0，=1）QQQn同样，当同样，当R=1，S=0时，无论触发器原来处于哪种状态，时，无论触发器原来处于哪种状态，最终使触发器置成稳定的最终使触发器置成稳定的“1”状态状态。（。（Q=1，=0）。）。n当当R=1，S=1时，触发器的两个输出端电平由时，触发器的两个输出端电平由A门和门和B门的门的各自反馈输入条件而定，即此时触发器的状态不能由输入各自反馈输入条件而定，即此时触发器的状态不能由输入条件条件R和和S来确定，而是保持原来状态不

6、变。来确定，而是保持原来状态不变。n当当R=0，S=0时，两个输出端时，两个输出端Q和和 均为均为“1”，不允许。，不允许。QQn归纳以上四种情况，可得归纳以上四种情况，可得右表（输入输出逻辑关系右表（输入输出逻辑关系真值表）真值表）n这种触发器要求输入触发这种触发器要求输入触发负脉冲的宽度（负脉冲的宽度（）必）必须大于须大于2ty（ty为一级门的为一级门的平均延迟时间），否则将平均延迟时间），否则将不能可靠的工作（原因分不能可靠的工作（原因分析见析见P216）。）。n RSQ0110100111不变不变00不允许不允许Q8.1.2 钟控钟控RS触发器触发器n n这种触发器是在基本这种触发器是

7、在基本RS触触发器的基础上再增加两块发器的基础上再增加两块“与非门与非门”，并用一个时，并用一个时钟脉冲钟脉冲CP（Clock Pulse）来控制触发器的翻转动作，来控制触发器的翻转动作，故称故称钟控钟控RS触发器触发器，也称，也称有同步脉冲控制的有同步脉冲控制的RS触发触发器。器。CP脉冲为正脉冲。脉冲为正脉冲。12QRS34CPQ钟控钟控RS触发器输入输出逻辑关系真值表触发器输入输出逻辑关系真值表nn注意，钟控注意，钟控RS触发器要求在触发器要求在CP脉冲期间（即脉冲期间（即CP=1时），输入时），输入条件条件R和和S不能改变，否则将会不能改变，否则将会发生一次以上的翻转（也称发生一次以上

8、的翻转（也称“空翻空翻”现象）。另外，它还现象）。另外，它还要求要求CP脉冲的宽度不能小于脉冲的宽度不能小于2ty，否则，会造成否则，会造成“触而不翻触而不翻”的的现象。现象。n由于钟控由于钟控RS触发器的上述缺点，触发器的上述缺点，使它的应用受到限制，一般只使它的应用受到限制，一般只用它作数码寄存器，而不宜作用它作数码寄存器，而不宜作为具有移位和计数功能的逻辑为具有移位和计数功能的逻辑部件。部件。RSQ0101101000保持原状保持原状11不允许不允许Q8.2 触发器外部逻辑特性触发器外部逻辑特性n现态：现态：触发器翻转前的状态，用触发器翻转前的状态，用Q表示。表示。n次态：次态：触发器翻

9、转后的状态，用触发器翻转后的状态，用Qn+1 表示。触发器的次态取决于表示。触发器的次态取决于它的现态和输入，即触发器的次态是触发器的现态和输入的它的现态和输入，即触发器的次态是触发器的现态和输入的函数。函数。触发器触发器 翻转前与翻转后不同时刻的变量之间的函数关系翻转前与翻转后不同时刻的变量之间的函数关系可以用如下两种方式描述：可以用如下两种方式描述：n真值表真值表（次态真值表）（次态真值表）n逻辑方程逻辑方程（次态方程）（次态方程）次态真值表是根据触发器的工作原理归纳出来的，以次态真值表是根据触发器的工作原理归纳出来的，以次态卡诺图次态卡诺图为桥梁可以导出次态方程。为桥梁可以导出次态方程。

10、例：钟控例：钟控RS触发器的触发器的次态真值表次态真值表输入现态次态RSQQn+1 000000110101011110001010110d111d RSQ 00011110001d0111d0次态卡诺图次态卡诺图QRSQn1次态方程次态方程8.3 维阻维阻D触发器触发器 目前被广泛使用的目前被广泛使用的D触发器，是采用触发器，是采用“维持维持-阻塞阻塞”结构的结构的D触发器，简称维阻触发器，简称维阻D触发器。触发器。n工作原理：工作原理：维持线维持线和和阻塞线阻塞线的作用。的作用。n工作时间图工作时间图n在时钟脉冲的上升沿将在时钟脉冲的上升沿将D输入端的数据可靠的置入。输入端的数据可靠的置入

11、。n在上升沿过后的时钟脉冲期间内，在上升沿过后的时钟脉冲期间内，D输入值可以随意改变，输入值可以随意改变，触发器的输出状态仍以时钟脉冲上升沿时所采样的值为准。触发器的输出状态仍以时钟脉冲上升沿时所采样的值为准。n通常被称为通常被称为边沿触发的触发器边沿触发的触发器，可以用来构成移位寄存器、，可以用来构成移位寄存器、计数器等。计数器等。n逻辑符号：逻辑符号：n次态真值表：次态真值表：DQQn+1 000010101111n次态方程：次态方程：Qn+1=D8.4 主从结构的主从结构的JK触发器触发器主从结构的主从结构的JK触发器是另一种被广泛使用的触发器类型。触发器是另一种被广泛使用的触发器类型。

12、1.主从触发器主从触发器 构成：构成：n由两个钟控由两个钟控RS触发器构成；触发器构成；n加在主触发器上的时钟脉冲加在主触发器上的时钟脉冲CP经反相后再加到从触发器经反相后再加到从触发器上去。上去。主从触发器的构成主从触发器的构成 QQ Q mQ mC PRS从主CP 主从触发器的工作特点：主从触发器的工作特点：n在在CP脉冲期间，主触发器接收输入信号并把它暂存起来。脉冲期间，主触发器接收输入信号并把它暂存起来。n在此期间从触发器被在此期间从触发器被CP=0所封锁，保持原来状态不变。所封锁，保持原来状态不变。n只有在只有在CP脉冲的后沿出现后，从触发器才依据主触发器脉冲的后沿出现后，从触发器才

13、依据主触发器的输出状态而被置成相应的状态。也就是说就整个触发器的输出状态而被置成相应的状态。也就是说就整个触发器而言，其输出状态在而言，其输出状态在CP脉冲期间是不会发生变化的。脉冲期间是不会发生变化的。n可以构成移位寄存器或计数器等逻辑部件。可以构成移位寄存器或计数器等逻辑部件。2.JK触发器触发器 对于钟控对于钟控RS触发器，对输入触发器，对输入R和和S有一个明确的限制，即有一个明确的限制，即R和和S不能同时为不能同时为1，否则输出状态将不确定。，否则输出状态将不确定。n在钟控在钟控RS触发器的基础上加两条交叉反馈线，并将原来触发器的基础上加两条交叉反馈线，并将原来的的S改成改成J,将将R

14、改成改成K表示，故称表示，故称JK触发器触发器。n对于对于J0,K0；J0,K1；J1,K0，其逻辑功能与，其逻辑功能与钟控钟控RS触发器完全相同。触发器完全相同。n对于对于J=1,K=1：由于两条交叉反馈线的引导作用，使触发：由于两条交叉反馈线的引导作用，使触发器在器在CP脉冲的作用下一定翻转，即：脉冲的作用下一定翻转，即：Qn+1=Q*。JK触发器逻辑图触发器逻辑图QQKJCP3.主从主从JK触发器触发器QQmQmCPKJQ主从主从JK触发器次态真值表触发器次态真值表JKQQn+1 00000011010001101001101111011110 JKQ000111100001111001

15、次态卡诺图次态卡诺图次态方程次态方程QKQJQn1逻辑符号逻辑符号RDSDQQCPKJ逻辑符号中，逻辑符号中，RD、SD端的小端的小圆圈表示低电平有效，圆圈表示低电平有效，CP端端的小圆圈表示该触发器的小圆圈表示该触发器是负边是负边沿触发，沿触发，即它是在即它是在CP脉冲的脉冲的下降沿才将主触发器的状态传下降沿才将主触发器的状态传送到从触发器，并置定输出状送到从触发器，并置定输出状态。态。n把把JK触发器的触发器的J、K输入端接在一起成为一个输入端，并输入端接在一起成为一个输入端，并称之为称之为T输入端，就可构成输入端，就可构成T触发器。触发器。如图如图8.16所示所示。n若若T=1，即相当于

16、，即相当于JK触发器的触发器的J=1，K=1，那么每来一个，那么每来一个CP脉冲，触发器必定翻转一次；若脉冲，触发器必定翻转一次；若T=0，即相当于，即相当于JK触触发器的发器的J=0，K=0，则每来一个，则每来一个CP脉冲，触发器的状态总脉冲，触发器的状态总是保持不变。是保持不变。nT触发器的逻辑符号、次态真值表和次态卡诺图触发器的逻辑符号、次态真值表和次态卡诺图如图如图8.17所示。所示。8.5 T触发器触发器图图8.16 T触发器的逻辑结构触发器的逻辑结构 图图8.17 T触发器的三种表示形式触发器的三种表示形式n由图由图8.17（c）的次态卡诺图容易得到次态方程为：）的次态卡诺图容易得

17、到次态方程为：Qn+1=Q*T+QT*8.6 触发器的主要参数触发器的主要参数8.6.1 触发器的直流参数触发器的直流参数1.电源电流电源电流IE 所有输入端和输出端悬空时电源向触发器提供的电流为所有输入端和输出端悬空时电源向触发器提供的电流为电源电流电源电流IE，它反映了该电路的空载功耗。，它反映了该电路的空载功耗。2.低电平输入电流低电平输入电流IILn 当触发器某个输入端接地，其他各输入、输出端悬空时，当触发器某个输入端接地，其他各输入、输出端悬空时，从接地输入端流向地的电流为低电平输入电流从接地输入端流向地的电流为低电平输入电流IIL，它反映，它反映了对前级驱动电路输出为低电平时的加载

18、情况。了对前级驱动电路输出为低电平时的加载情况。3.高电平输入电流高电平输入电流IIHn将触发器各输入端分别接高电平时流入这个输入端的电流将触发器各输入端分别接高电平时流入这个输入端的电流就是其高电平输入电流就是其高电平输入电流IIH，它反映了对前级驱动电路输出，它反映了对前级驱动电路输出为高电平时的加载情况。为高电平时的加载情况。4.输出高电平输出高电平VOH和输出低电平和输出低电平VOLn触发器输出端（触发器输出端（Q和和Q*）输出高电平时的电平值为）输出高电平时的电平值为VOH，输出低电平时的电平值为输出低电平时的电平值为VOL。8.6.2 触发器的时间参数触发器的时间参数n 维阻维阻D

19、触发器的数据输入信号（触发器的数据输入信号（D）、时钟脉冲信号）、时钟脉冲信号（CP）以及输出信号（）以及输出信号（Q和和Q*）之间的时间关系如图）之间的时间关系如图8.18所示。所示。图图8.18 维阻维阻D触发器的时间参数触发器的时间参数n图图8.18表明，输入数据信号表明，输入数据信号D在时钟有效边沿之前和之后在时钟有效边沿之前和之后都要有一段稳定不变的时间，否则，这个数据信号就不能都要有一段稳定不变的时间，否则，这个数据信号就不能可靠置入触发器。可靠置入触发器。相应的两个时间参数的定义是：相应的两个时间参数的定义是：建立时间建立时间 tset：输入数据信号必须在时钟有效边沿之前提：输入

20、数据信号必须在时钟有效边沿之前提前到来的时间。前到来的时间。保持时间保持时间 th：输入数据信号在时钟有效边沿之后继续保：输入数据信号在时钟有效边沿之后继续保持不变的时间。持不变的时间。n时钟脉冲信号的时间参数也有两个，分别是：时钟脉冲信号的时间参数也有两个，分别是：时钟高电平宽度时钟高电平宽度tWH：时钟信号保持为高电平的最小持续：时钟信号保持为高电平的最小持续时间。时间。时钟低电平宽度时钟低电平宽度 tWL ：时钟信号保持为低电平的最小持续：时钟信号保持为低电平的最小持续时间。时间。ntWH与与tWL之和是保证触发器能正常工作的最小时钟周期，之和是保证触发器能正常工作的最小时钟周期，进而可

21、以确定触发器的最高工作效率进而可以确定触发器的最高工作效率 fmax 1/(tWH tWL)n另外，从时钟信号另外，从时钟信号CP前沿到达时算起，直至触发器翻转前沿到达时算起，直至触发器翻转完毕，或者说直到新的输出状态稳定下来，也需要有一段完毕，或者说直到新的输出状态稳定下来，也需要有一段时间，称之为时间，称之为触发器的传输延迟时间触发器的传输延迟时间。n通常将输出端由低电平变为高电平的传输延迟时间记为通常将输出端由低电平变为高电平的传输延迟时间记为tPLH，将输出端高电平变为低电平的传输延迟时间记为将输出端高电平变为低电平的传输延迟时间记为tPHL。图图8.18中分别表示了这两个时间参数。通

22、过分析维中分别表示了这两个时间参数。通过分析维阻阻D触发器的工作过程可以发现，触发器的工作过程可以发现，tPHL大于大于tPLH。8.8 触发器的激励表触发器的激励表n 触发器的激励表触发器的激励表（Excitation Table）与次态真值表的表）与次态真值表的表示形式有所不同，它是把触发器的现态和次态作为自变量，示形式有所不同，它是把触发器的现态和次态作为自变量，把输入作为因变量的一种真值表。把输入作为因变量的一种真值表。n 激励表说明的是触发器从现态转换到次态时，对输入条激励表说明的是触发器从现态转换到次态时，对输入条件的要求，因此，也称激励表为输入表。件的要求，因此，也称激励表为输入

23、表。n 各类触发器的激励表可以从前面介绍的次态真值表直接各类触发器的激励表可以从前面介绍的次态真值表直接推出。下面具体给出四类触发器（钟控推出。下面具体给出四类触发器（钟控RS触发器、触发器、D触发触发器、器、T触发器和触发器和JK触发器）的激励表，如表触发器）的激励表，如表8-5（a）、（b）、（）、（c）、（）、（d）所示。）所示。表表8-5（a）钟控钟控RS触发器激励表触发器激励表表表8-5（b）D触发器激励表触发器激励表 现态现态Q 次态次态 Qn+1 输入输入D 0 0 1 1 0 1 0 1 0 1 0 1 现态现态Q 次态次态 Qn+1输入输入 R S 0 0 1 1 0 1 0

24、 1 d 0 0 1 1 0 0 d表表8-5（c）T触发器激励表触发器激励表表表8-5（d）JK触发器激励表触发器激励表 现态现态Q 次态次态 Qn+1 输入输入T 0 0 1 1 0 1 0 1 0 1 1 0 现态现态Q 次态次态 Qn+1输入输入 J K 0 0 1 1 0 1 0 1 0 d 1 d d 1 d 0n钟控钟控RS触发器的激励表触发器的激励表(表表8-5（a）)是从前面给出的钟控是从前面给出的钟控RS触发器的次态真值表导出的。表触发器的次态真值表导出的。表8-5（a）的第一行说明：）的第一行说明：当触发器现态为当触发器现态为0，要使次态也为，要使次态也为0，则要求输入，

25、则要求输入R可为可为0，也可为也可为1（记为记为d），而），而S为为0；第二行说明：；第二行说明：当现态为当现态为0，要使次态为要使次态为1，则要求输入，则要求输入R为为0，而，而S为为1；第三行和第四；第三行和第四行表示的意义，由表中明确可见。行表示的意义，由表中明确可见。n其他三类触发器激励表的含义如表中所示。其他三类触发器激励表的含义如表中所示。n触发器激励表的主要用途是用于同步时序电路的设计之中，触发器激励表的主要用途是用于同步时序电路的设计之中，这在后续内容的介绍中将会具体看到这在后续内容的介绍中将会具体看到。第第8章章 作业作业nP247 8.1 8.2 8.3 8.5 8.7 8.9