Oxide-Etch-Introduction复习课程课件.ppt

1、氧化矽蝕刻簡介Oxide(Silicon Di-oxide)Etch Introduction 一Dry Etching Concept 二Introduction of SiO2/Si3N4 Etching 三Hardware 四Endpoint detection function 五Whats“SAC Etch”?六Whats“Dual Damascene Process”?IonsEtch ByproductEtched Atom or moleculeEtchant free radical Broken bondsExposed atomPRPRIonsSidewall depos

2、itionPRKnocked away bottom depositionPRDamage MechanismBlocking MechanismSiO2CFx+CxFySiF4CO2COCOF2PlasmaAr+Deposition -Bombardment-Etching 一般而言，在二氧化矽(SiO2)以及氮化矽(Si3N4)的乾式蝕刻，主要應用的氣體分別為 SiO2 :CF4,CHF3,C4F8,C5F8,CxFy,Ar,He_O2,O2,CO Si3N4:CF4,CHF3,CH3F,CH2F2,O2,Ar,HBr,SF6 由此可知，利用以氟碳化物成分為主的電漿環境，與基材反應形成具揮

3、發性之產物，達到圖案定義之目的。二氧化矽的蝕刻主要是靠氟碳化物的氣體電漿來達成。反應的產物則是四氟化矽(SiF4)及一氧化碳(CO)或是二氧化碳(CO2)。CF4是最簡單也最常見的氣體之一，它在RIE系統中，蝕刻的過程大約如下所示：CSiFCFSiCOSiFCFSiOSiFFSiOSiFFSiOCFFCF222242424242244224氧的作用 加入氧之後，SiO2對Si的蝕刻速率選擇比將下降 在CF4的氣體電漿中加入氧，氧會和CF4反應而釋出氟原子，因而增加氟原子的量與增進Si及SiO2的蝕刻速率，並消耗掉部份的碳，使的電漿中碳與氟的比例下降，其反應式如下：FCOFOCF224F/C 圖

4、11指出在CF4-O2氣體中，O所佔的百分比對矽及二氧化碳的蝕刻速率變化。從圖可知，氧的添加之後，對矽的蝕刻率提升要比對二氧化矽蝕刻提升還快。當氧添加超過一定量之後，二者的蝕刻率開始下降，那是因為氣相的氟原子在結合反應形成氟分子，使的自由氟原子的減少之緣故。其反應如下：22222OFFFOFOFO氫的作用 如果我們在CF4中加入氫氣(H2)，氫氣將被解離成氫原子，並與氟原子反應形成氟化氫，其反應式如下：H22HH+FHFF/C 雖然HF亦可以蝕刻SiO2，但蝕刻速率與F來比則仍然慢了一些，因此在加入氫氣後，對SiO2的蝕刻速率些微下降，然而對Si而言，下降更為明顯，如下圖所示，因為可用來蝕刻S

5、i的F原子被氫消耗掉了。因此，加入氫氣可提升二氧化矽與矽蝕刻選擇比。當H2加入太多時，因為聚合物的發生，nCF2(CF2)n，而阻礙了Si或二氧化矽與F或CF2的接觸，而使得蝕刻停止。氮化矽(Si3N4)在半導體的製程中，主要用在兩個地方:(1)LOCOS製程中用來作為元件區防止氧化保護層(厚約1000)。(2)作為元件的保護層(Passivation Layers)，此兩個地方蝕刻圖形尺寸都蠻大的，所以非等向性的蝕刻就不那麼重要了。在LOCOS的應用中，蝕刻Si3N4時，下方通常是厚約250的SiO2，為了避免對SiO2層蝕刻，因此Si3N4對SiO2必須有某種程度的選擇比。氮化矽的蝕刻基本

6、上與SiO2及Si類似，常以CF4+O2的氣體電漿來蝕刻。但是Si-N的鍵結強度介於Si-Si與Si-O之間，因此使得Si3N4對Si或SiO2蝕刻選擇比均不佳。在CF4的電漿中，Si對Si3N4的選擇比約8，而Si3N4對SiO2的選擇比則只有23，在這麼低的選擇比下，蝕刻時間的控制就變得格外重要。除了CF4 之外，亦有人改用三氟化氮(NF3)的氣體來蝕刻，雖然蝕刻速率較慢，但可獲得可以接受的選擇比。附註:LOCOS-Local Oxidation of Silicon,surface isolation 用於 1980 年代 0.35 um 以前的製程。Applied MaterialsS

7、uper-E chamber MERIE是在傳統的RIE中，加上永久磁鐵或線圈。產生與晶片平行的磁場，而此磁場與電場垂直，因為自生電壓(Self Bias)垂直於晶片。電子在此磁場下，將以螺旋方向移動，如此一來，將會減少電子撞擊腔壁，並增加電子與離子碰撞的機會，造成不均勻及天線效應的發生。因此，磁場常設計為螺旋磁場。MERIE的操作壓力，與RIE相似，約在0.011Torr之間，所以亦較不適合用於小於0.5m以下的蝕刻。MainframeProcess kits DRM 機型同樣也是將磁場建置於電漿周圍，不過磁場產生方式略有不同，它是藉由鏈條帶動具有磁性之永久磁鐵來產生與晶片平行之磁場。Ele

8、ctrostatic chuck(ceramic)Focus ring(silicon)68cmRF impedance meter sensorShieldBellowShaftMatching unit,shaft,and lower electrode will move up/down together.Depo ShieldDissociation:CF4+e-CF3+F+e-Dissociative ionization:CF4+e-CF3+F+2e-Ionization:CF3+e-CF3+2e-Excitation:CF4+e-CF4*+e-Recombination:CF3+

9、F+e-CF4 F+F F2Emission:CF4*CF4+hvFilmEtchantWavelength()Emitter2614AlClAlCl2,BCl33962AlPoly SiCl22882Si6156O3370N23862CN7037FSi3N4CF4/O26740N7037F4835COSiO2CF4 and CHF36156OPSG,BPSGCF4 and CHF32535PWSF67037FWavelength()光學放射頻譜分析是最有用的終點偵測器，因為它可以很容易地在蝕刻設備上面且不影響蝕刻的進行，還有他對反映的些微變化可以靈敏的偵測，以及可提供有關蝕刻反應過程中，許多

10、有用的資訊。但是光學放射頻譜分析仍有一些缺點與限制：一是光線強度正比於蝕刻速率，所以對蝕刻速率較慢的蝕刻而言將變的難以偵測。另一個限制則是當蝕刻面積很小時，信號強度將會不足，而使終點偵測失敗，如二氧化碳接觸窗的蝕刻。若在接觸窗外提供一大面積SiO2來蝕刻，則可增強信號強度，但此大區域的蝕刻速率又大於接觸窗的蝕刻速率，亦即微負載效應(Microloading Effect)，因此仍須要過度蝕刻以確保接觸窗能完全蝕刻。(再者若蝕刻相同之材質的薄膜時，亦會導致蝕刻終點失敗。)Self-Aligned Contact Etch，簡稱為 SAC Etch。上圖所示為 DRAM 產品在 CB Etch P

11、rocess 的蝕刻剖面圖(profile)，其中 Gate 被 Nitride 材質緊緊包覆住，以防止漏電之發生，而 CB contact 就從兩條 Gate 中間穿過，因此對於 Oxide 與 Nitride 的選擇比(Selectivity)就顯得格外重要。這是一道很特別的製程，一般來說當 Contact Via 被蝕刻定義出來後，會使用Poly Plug，然後在定義上面的 Metal line。但 Damascene 製程，指的是將下方 Contact 定義完之後，並等到上方之 Metal line 一併被定義出來後，才將 W 填入，可以降低阻值以增加 Driving current。