数字电路仿真课件.ppt

1、逻辑状态逻辑状态包含内容包含内容0Low(低电平低电平)、false(假假)、no(否否)、off(断断)1High(高电平高电平)、true(真真)、yes(是是)、on(通通)RRising(0到到1的变化过程的变化过程)FFalling(1到到0的变化过程的变化过程)X不确定不确定Z高阻高阻 1 0 R 1 F X Z 0DIGCLOCKSTIMnFILESTIMnDIGSTIMn时钟信号DigclockSTIM1FilesStim1DigStim1一般信号STIM1FilesStim1DigStim12位总线信号FilesStim2DigStim24位总线信号STIM4FilesSti

2、m4DigStim48位总线信号STIM8FilesStim8DigStim816位总线信号STIM16FilesStim16DigStim1632位总线信号FilesStim32DigStim32波形设置方法由元器件属性对话框直接修改相应的参数器件符号在source库中建立波形文件，在属性框中设定文件及波形名。器件符号在source库中调用Stimulus Editor 模块编辑波形。器件符号在sourcstm库中CLKDSTM7OFFTIME=.5uSONTIME=.5uSDELAY=0STARTVAL=0OPPVAL=1b.StimnS16DSTM9d.DigStimnc.FileSti

3、mna.DigClockF32DSTM8SIGNAME=FILENAME=S32DSTM10Implementation=CLKDSTM1OFFTIME=.5uSONTIME=.5uSDELAY=0STARTVAL=0OPPVAL=1DigClockclock1n从source库中取出符号digclock放置于page页中，双击出现属性设置框：n表示总线位数表示总线位数S8DSTM3STIM8a7:0S1DSTM2STIM1S16DSTM4STIM16b15:0c3:0S4DSTM5STIM4S1DSTM2STIM1S8DSTM3STIM8a7:0 8位总线位总线 16位总线位总线 S16DS

4、TM4STIM16b15:0S8DSTM3STIM8a0a1a2a3a7:0a4a5a6a7command1:0s 007228Format:113344WIDTH:16（commend1中的每一位数的进制应与format中的进制表示一一对应，且format中数字之和与width值相等）显示结果默认以16进制表示：3A28 总线波形名的表达式为总线波形名的表达式为b15:0 S16DSTM4STIM16b15:0S8DSTM3STIM8a0a1a2a7:0a3a4a5a6a7VVVVVVVVV建立波形文件建立波形文件 在器件库的 source库中选FILESTIMn激励源符号置于绘图页面中并使

5、之处于选中状态。由菜单 filenewtext file 建立文本编辑页面，在该页面建立激励源的波形描述文件。16进制不允许设下降F，因为F是一个16进制数会发生混淆。2进制OCT8进制HEX16进制高、低电平0、1070F不确定XXX高阻ZZZ上升RR下降FF波形文件timescale=10usclock,clear,inhex(bb7,bb6,bb5,bb4)hex(bb3,bb2,bb1,bb0)0 0 1 0 00 1 1 0 r FE2 0 1 1 2A3 1 1 f B84 0 1 x C3 5 1 1 z FF增量从选中逻辑电平变化沿到下一逻辑电平变化沿间的电平取value值。从

6、选中逻辑电平变化沿到下一逻辑电平变化沿间的电平取当前值加减value值。Q1Q2SC181512U1A740534U1B7405R11kR21kQ1Q2SC181512U1A740534U1B7405R11kR21kAtoDAtoDAtoDPARAMETERS:cval=0.0001u12U3A74LS0434U4B74LS0456U4C74LS0498U4D74LS04R12kR21kC1cvalosc-outVVJ1K4CLR13Q3Q2CLK12U1A74LS107AJ8K11CLR10Q5Q6CLK9U1B74LS107AJ1K4CLR13Q3Q2CLK12U2A74LS107AJ8K11CLR10Q5Q6CLK9U2B74LS107Ab0b1b2HIclearCLKDSTM1OFFTIME=0.5usONTIME=0.5usDELAY=0STARTVAL=0OPPVAL=1S1DSTM2b3:0b3VVVVVVV