《集成电路原理与设计》课件5.1组合逻辑.ppt

1、第五章第五章 数字集成电路基本模块数字集成电路基本模块5.1 组合逻辑电路组合逻辑电路组合逻辑电路n组合逻辑电路基础n多路器和逆多路器n编码器和译码器2组合逻辑电路n对于组合逻辑电路，若电路有m个输入x1,x2,xm,产生n个输出信号y1,y2,yn,n则输出与输入之间的关系可以表示为：Y Y=F（X X）1x3n组合逻辑电路单元设计的基本过程是：1）列出真值表2）逻辑表达式3）适当的结构形式4）逻辑图和电路图5）每个器件的参数6）验证功能和性能组合逻辑电路4组合逻辑电路n组合逻辑电路基础n多路器和逆多路器n编码器和译码器5n多路器（MUX）：通过控制信号从多个数据来源中选择一个传送出去。n逆

2、多路器（DEMUX）：根据控制信号把一个数据送到多个输出端中的某一个。2nm 多路器和逆多路器w 控制信号的位数应满足：67nSYn0D0n1D1二选一多路器二选一多路器 真值表真值表多路器多路器10SDDSYVddD0D0D1D1SSSSY8nE Yn0 高阻n1 A二选一多路器二选一多路器 真值表真值表三态缓冲器三态缓冲器ZEAEYVddAAEEYVddD0D0D1D1SSSSY9三态输出缓冲器三态输出缓冲器n整机中的信号通过总线传送；数据总线是连接很多电路输出的公共通路。n如果各个电路的输出信号同时送到总线上，则可能破坏电路的正常工作。n各电路必须按照一定的时序向总线传送信号 n三态输出

3、控制n输出高电平状态有电流流出n输出低电平状态有电流流入n高阻态既无电流流出，也无电流流入10其他传输门逻辑形式其他传输门逻辑形式n文献报道了很多种基文献报道了很多种基于传输门的逻辑形式于传输门的逻辑形式nCPL和和DPL有所应用有所应用ns1 s0Yn0 0D0n0 1D1n1 0D2n1 1D3四选一多路器 真值表真值表1 001 011 021 03Ys s Ds s Ds s Ds s D直接的实现方式：用一个直接的实现方式：用一个与或非门与或非门加一个输出反相器加一个输出反相器 优点：优点：用反相器作输出级有较好的用反相器作输出级有较好的 输出驱动能力输出驱动能力缺点：缺点：第一级的

4、与或非门第一级的与或非门扇入扇入系数系数太大，将严重影响电路性能太大，将严重影响电路性能 11n另辟蹊径：做变换四选一多路器四选一多路器 ：互补：互补CMOSCMOS结构结构优点：优点：逻辑门简化，有逻辑门简化，有利于减小面积。用利于减小面积。用3个相个相同同逻辑门逻辑门,便于版图设计便于版图设计缺点：缺点：用与或非门做输用与或非门做输出级，输出驱动能力差。出级，输出驱动能力差。1 001 011 021 03100011020300011020310001102031 =()()=()()=()()Ys s Ds s Ds s Ds s Ds s Ds Ds s Ds Ds Ds Dss D

5、s Dss Ds Dss Ds Ds 12E S Y3Y01 0 01 1 00 0 A3A00 1 B3B0四位CMOS二选一多路器 iiiYES AS B().iiiYES ASB改进：加输入、输改进：加输入、输出缓冲器出缓冲器 。最终实现方案：最终实现方案：13四选一多路器和逆多路器：选一多路器和逆多路器：传输门结构传输门结构1001 011 021 03 Ys s Dss Dss Dss D用用CMOS代替代替NMOS,避免避免高电平损失；高电平损失；w 优点：优点：电路简化，版图规整电路简化，版图规整w 缺点：缺点：高电平有损失，输出驱高电平有损失，输出驱动能力差。动能力差。将上述电

6、路的将上述电路的I/OI/O颠倒颠倒使用，就是逆多路器。使用，就是逆多路器。14nNMOS传输门进一步优化n利用两级(3个)二选一实现四选一多路器：传输门结构四选一多路器：传输门结构 15组合逻辑电路n组合逻辑电路基础n多路器和逆多路器n编码器和译码器nROM实现的组合逻辑16n编码器把一组m个输入信号用一组n位（2nm）二进制代码表示，使它们之间一一对应。n产生BCD码的编码器 编码器(encoder)10-4编码器1710-4编码器的一种逻辑结构编码器的一种逻辑结构注意：集成电路中输入、输出都经过反相器作缓冲器18n译码器：解读输入的二进制代码。根据输入代码的值在一组输出中相应的一个输出线

7、上产生输出信号。n在数字系统中常用的译码器：二进制变量译码器 码制变换译码器 显示译码器 译码器(decoder)19n当输入一个n位二进制变量时，在m个输出线中只有一个是高电平或是低电平。n每个输出分别对应输入变量的一个最小项。n用一系列与非门或者一系列或非门实现。二进制译码器二进制译码器 20n采用类NMOS电路或动态电路的形式。存储器中的地址译码器存储器中的地址译码器 增加一根时钟信号线,每个与非门少4个PMOS管 富PMOS实现更加有效21码制变换译码器码制变换译码器 n例：4位二进制代码翻译成格雷码 二进制码格雷码00000000000100010010001100110010010

8、00110010101110110010101110100100011001001110110101111101111101100101011011011111010011111100022n根据真值表得到如下逻辑表达式根据真值表得到如下逻辑表达式21320100301320321212010,3031320321 GB B BBB B BBBB BBBB BBB B BBB B BBBB BBBB BB32032310111 023 2 1 0202103131 03 23 2 1 0,+G BBBBBBBB BBBBBBBBBBBBBBBB BBBBBBBB3103130322202 12

9、 1 0210232023310131 0 ,GBB B BBB BBBBBBBBBBBB B BBB B BB B BBBB BB2102120233303131 02110303 203 2 13 2 1 0 GBB BBBB BBBBBBBBBBBB BBBBBBBBBBBBBB每个输出都是一系列最小项之和 用416的二进制译码器产生全部最小项，再组合输出ROM实现：产生全部最小项，即符合完全译码的规律 n例：例：4位二进制代码翻译成格雷码位二进制代码翻译成格雷码 23ROM实现组合实现组合逻辑逻辑24 ROM实现组合实现组合逻辑逻辑BG1BBB23G G G03210B3B2BB10R

10、OMROM结构结构G3=B3,G2=B3B2+B3B2,G1=B2B1+B2B1,G0=B1B0+B1B021320100301320321212010,3031320321 GB B BBB B BBBB BBBB BBB B BBB B BBBB BBBB BB32032310111 023 2 1 0202103131 03 23 2 1 0,+G BBBBBBBB BBBBBBBBBBBBBBBB BBBBBBBB3103130322202 12 1 0210232023310131 0 ,GBB B BBB BBBBBBBBBBBB B BBB B BB B BBBB BB21021

11、20233303131 02110303 203 2 13 2 1 0 GBB BBBB BBBBBBBBBBBB BBBBBBBBBBBBBB25组合逻辑电路n组合逻辑电路基础n多路器和逆多路器n编码器和译码器nROM实现的组合逻辑2627 ROM实现组合逻辑实现组合逻辑 译码器实现译码器实现与与阵列，阵列，输出输出2 2n n个最小个最小项项 存储阵列编程存储阵列编程实现实现或或阵阵列列28 ROM实现组合逻辑实现组合逻辑 译码器实现译码器实现与与阵列，阵列，输出输出2 2n n个最小个最小项项 译码器结构译码器结构29 ROM实现组合逻辑实现组合逻辑 存储阵列存储阵列编程实现编程实现或或阵列阵列WLBLWLBLGNDMOS ROM 10WL0GNDBL0WL1WL2WL3VDDBL1Pull-up devicesBL2BL3GND本节总结n组合逻辑电路基础n多路器和逆多路器n编码器和译码器30