《电子技术基础》课件9-2.ppt

上传人（卖家）：momomo

文档编号：5448059

上传时间：2023-04-16

格式：PPT

页数：13

大小：438KB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

20 文币

交易提醒：下载本文档，相应价格的文币将全额进入上传人（卖家）的账号。立即下载优惠套餐（点此详情）

【下载声明】
1. 本站全部试题类文档，若标题没写含答案，则无答案；标题注明含答案的文档，主观题也可能无答案。请谨慎下单，一旦售出，不予退换。
2. 本站全部PPT文档均不含视频和音频，PPT中出现的音频或视频标识（或文字）仅表示流程，实际无音频或视频文件。请谨慎下单，一旦售出，不予退换。
3. 本页资料《《电子技术基础》课件9-2.ppt》由用户（momomo）主动上传，其收益全归该用户。163文库仅提供信息存储空间，仅对该用户上传内容的表现方式做保护处理，对上传内容本身不做任何修改或编辑。若此文所含内容侵犯了您的版权或隐私，请立即通知163文库（点击联系客服），我们立即给予删除！
4. 请根据预览情况，自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器，压缩文件请下载最新的WinRAR软件解压。

配套讲稿：: 如PPT文件的首页显示word图标，表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
特殊限制：: 部分文档作品中含有的国旗、国徽等图片，仅作为作品整体效果示例展示，禁止商用。设计者仅对作品中独创性部分享有著作权。
关键词：: 电子技术基础电子技术基础课件

资源描述：: 1、第9章:时序逻辑电路 p 时序逻辑电路（sequential logic）p 触发器（flip-flop）p 寄存器（registers）p 计数器（counters）9.3-1 数码寄存器（registers）p 用来存储一组二进制代码的同步时序电路称为寄存器；p 一个触发器可以存储 1位二进制代码，用n个触发器就可以组成能存储n位二进制代码的寄存器；p 一般寄存器都是借助时钟脉冲将数据存放到触发器中，因而寄存器由触发器和控制门电路组成；p 寄存器分为两大类：数码寄存器：仅仅具有接收、存储、输出、清除数码功能。又分为双拍接收和单拍接收两种类型；移位寄存器：除了具有存储数码的功能外，还可以
2、在时钟脉冲的作用下，将其存储的数码进行逐次左移或右移。又分为单向移位寄存器和双向移位寄存器。9.3 寄存器p 由4个基本RS触发器和4个与非门组成的 4位数码寄存器p 第一节拍：清零接收数码前，用一个负脉冲将所有触发器清零；p 第二节拍：接收数码用一个接收正脉冲打开所有的与非门，数据为1的数码将对应的触发器置1；数据为的数码对应的触发器状态不变，仍为0。第二节拍时，各触发器的状态只能由0变为1，而不能由1变为0p 并行输入、并行输出双拍接收方式的数码寄存器 Q FF3R S&Q3 Q2 Q1 Q0D3 D2 D1 D0输入输出接收清零9.3 寄存器 Q FF2R S Q FF1
3、R S Q FF0R Sp 由4个基本RS触发器和8个与非门组成的4位数码寄存器；p 寄存器工作时，不需要清零，一个节拍时间，用一个接收正脉冲就可以将数据写入寄存器；p 每一位寄存器实际就是由基本RS触发器和相应的控制门组成的D触发器：p 并行输入、并行输出单拍接收方式的数码寄存器&CP&012310111213DDDDQQQQnnnn9.3 寄存器 Q FF3R S Q FF2R S Q FF1R S Q FF0R SQ3 Q2 Q1 Q0D3 D2 D1 D0 由D触发器组成的单拍接收数码寄存器012310111213DDDDQQQQnnnn9.3 寄存器3QD3FF3D2QD2F
4、F2D1QD1FF1D0QD0FF0D寄存ClClClCl9.3-2 移位寄存器（shift registers）p 单向移位寄存器每个触发器的输出端Q依次接到下一个触发器的输入D；在时钟脉冲的作用下，各个触发器的状态都右移给下一个触发器；串行输入，串行、并行输出9.3 寄存器D0QDRCl0FFD1QDRCl1FFD2QDRCl2FFD3QDRCl3FF串行输入串行输出并行输出iD清零移位控制p 单向移位寄存器CP输入Q0 Q1 Q2 Q301234D3D2D1D000 0 0 0D3 0 0 0D2 D3 0 0D1 D2 D3 0D0 D1 D2 D31 2 3 4 5 6 7 8CP输
5、入Q0Q1Q2Q31 0 1 11101 0 1 19.3 寄存器ninDQ10nnQQ011nnQQ112nnQQ213状态方程时序图单向移位寄存器CP串行输入串行输入串行输出串行输出并行输出并行输出 Q0 Q1 Q2 Q3D2CLK3Q5Q6PRE4CLR1D2CLK3Q5Q6PRE4CLR1D2CLK3Q5Q6PRE4CLR1D2CLK3Q5Q6PRE4CLR1&D0 D1 D2 D3并行输入并行输入9.3 寄存器p 双向移位寄存器数码既可以左移，也可以右移，由控制端 X 控制。X=1时：与或非门左边的门打开，右边门封锁，使得左边触发器的/Q端经与或非门反相后加到右边触发器的D端，
6、数码右移；X=0时：与或非门右边的门打开，左边门封锁，使得右边触发器的/Q端经与或非门反相后加到左边触发器的D端，数码左移；CPD2CLK3Q5Q6PRE4CLR1右移输入Q0 Q1 Q2 Q3 XX=1：右移X=0：左移左移输入9.3 寄存器D2CLK3Q5Q6PRE4CLR1D2CLK3Q5Q6PRE4CLR1D2CLK3Q5Q6PRE4CLR19.3-3 寄存器的应用集成寄存器CLK9CLR1D14D25D312D413Q13Q26Q311Q414Q12Q27Q310Q415DS10P011P112P213P314P43P54P65P76CP12CP215PL1QH9QH7SR2SL
7、7CLK11S09S110CLR1QA15QB14QC13QD12A3B4C5D674LS175:quad D flip-flops with clear 74LS165:8-bit parallel in serial out shift register DS:serial input /PL:parallel loadCP1:clock CP2:clock inhibit74LS194:4-bit bidirectional universal shift register SL:serial left input SR:serial right inputS0,S1:mode sele
8、ct:S0=S1=1:parallel load S0=1,S1=0:right shift;S0=0,S1=1:left shift9.3 寄存器p 数据的串/并、并/串转换：两片74LS194 级连构成8位双向移位寄存器SR2SL7CLK11S09S110CLR1QA15QB14QC13QD12A3B4C5D6右移串行输入左移串行输入S1S0/CLRCLK并行数据输入并行数据输出右移串行输出左移串行输出9.3 寄存器SR2SL7CLK11S09S110CLR1QA15QB14QC13QD12A3B4C5D6p 循环彩灯：两片74LS194 首尾级连构成8位循坏右移寄存器S1S0/CLRCL
9、KD0 D1 D2 D3 D4 D5 D6 D7D0D1D2D3D4D5D6D7=10101010D0D1D2D3D4D5D6D7=11001100D0D1D2D3D4D5D6D7=11110000SR2SL7CLK11S09S110CLR1QA15QB14QC13QD12A3B4C5D69.3 寄存器SR2SL7CLK11S09S110CLR1QA15QB14QC13QD12A3B4C5D60000y3y2y1y0y4y5y6y7n2n3n0n1m1m2m3m074LS 194S R2S L7C LK11S 09S 110C LR1QA15QB14QC13QD12A3B4C5D674LS 1
10、94S R2S L7C LK11S 09S 110C LR1QA15QB14QC13QD12A3B4C5D674LS 194S R2S L7C LK11S 09S 110C LR1QA15QB14QC13QD12A3B4C5D674LS 194S R2S L7C LK11S 09S 110C LR1QA15QB14QC13QD12A3B4C5D674LS 283A15A23A314A412B16B22B315B411CYI7S14S21S313S410CYO974LS 283A15A23A314A412B16B22B315B411CYI7S14S21S313S410CYO900000p 数据运算电路：左移：乘 2 操作；右移：除 2 操作。iinmy224i到达时钟脉冲个数高 4位9.3 寄存器高 4位

展开阅读全文