第21章触发器和时序逻辑电路备课件.ppt

1、第第21章触发器和时序逻辑电路章触发器和时序逻辑电路(备备)21.1双稳态触发器双稳态触发器21.2寄存器寄存器21.3计数器计数器*21.4时序逻辑电路的分析时序逻辑电路的分析21.5单稳态触发器单稳态触发器和和多谐振荡器多谐振荡器 目录目录 原来的状态原来的状态触发器按逻辑功能可分为：双稳态触发器、单触发器按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。稳态触发器、无稳态触发器（多谐振荡器）。“0”或或“1”双稳态触发器中又包含双稳态触发器中又包含RSRS触发器、触发器、JKJK触发器、触发器、D D触发器和触发器和T T触发器等。触发器等。2 2、；“0”0”和

2、和“1”1”态态；&G1&G2由两个与非门交叉连接而成由两个与非门交叉连接而成QQDRDS21.1.21.1.1 R S 触触 发发 器器1.基本基本RS触发器触发器若原状态：若原状态：1Q0Q 10101011新态（次态）输出变为：新态（次态）输出变为：0Q1Q&G1&G2QQDRDS(1)输入输入SD=0,RD=1 时时若原状态：若原状态：0Q1Q 00110101输出保持：输出保持：0Q1Q&G1&G2QQDRDS(2)1,0DDSR时时DRDS直直 接接 复复 位位 端（端（RESET）直直 接接 置置 位位 端（端（SET）&RDSDQQ100011若原状态：若原状态：1011100

3、1输出保持原状态：输出保持原状态：0Q1Q 0Q1Q&G1&G2QQDRDS(3)输入输入RD=1,SD=1时时若原状态：若原状态：1Q0Q 01110110输出保持原状态：输出保持原状态：1Q0Q&G1&G2QQDRDS(3)输入输入RD=1,SD=1时时(4)输入输入RD=0,SD=0时时0011输出全是输出全是1与逻与逻辑功能相矛盾辑功能相矛盾&G1&G2QQDRDS同时变为同时变为1时，速度快的门输出先变为时，速度快的门输出先变为0，另一，另一个不变。输出状态由偶然因素决定。输入个不变。输出状态由偶然因素决定。输入RD=0,SD=0时，基本时，基本RS触发器的输出不定，属于禁止触发器的

4、输出不定，属于禁止出现的状态。出现的状态。DSDR0 11 01 10 010不变不变不定不定Q&G1&G2QQDRDSDRDS低电平有效低电平有效QQRS基本基本RS触发器的特点触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（记忆）（2）电路具有两个稳定状态（双稳态），在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。DSDR1 00 10 0

5、1 110不变不变不定不定QG1G2QQDSDR11DRDS高电平有效高电平有效QQRS或非门组成的基本或非门组成的基本RS触发器触发器R-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&QQ+5V+5V4.7k 4.7k KDSDRR-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脉冲正脉冲负脉冲负脉冲波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQ置1置0置1置1置1保持不允许&.G1&.G2基本基本R-S触发器触发器导引电路导引电路&G4SR&G3CP.&G1&G2.SDRDQQ当当CP

6、=0时时01111.&G1&G2.SDRDQQ&G4SR&G3CP当当 CP=1 时时1打开打开11.&G1&G2.SDRDQQ&G4SR&G3CP当当 C P=1 时时1(1)S=0,R=00011触发器保持原态触发器保持原态触发器状态由触发器状态由R，S 输入状态决定。输入状态决定。11.&G1&G2.SDRDQQ&G4SR&G3CP1101010(2)S=0,R=1触发器置触发器置“0”(3)S=1,R=0触发器置触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3CP1100111111(4)S=1,R=111.&G1&G2.SDRDQQ&G4SR&G3CP0 0 SR0 1

7、 01 0 11 1 不定不定Qn+1QnQn+1时钟到来后触发器的状态时钟到来后触发器的状态逻辑符号逻辑符号QQSR CPSDRD不定不定不定不定QQ10 0 SR0 1 01 0 11 1 不定不定Qn+1Qn工作原理工作原理100101110假设假设Q=010来一个时钟翻转一次来一个时钟翻转一次&c&dQQ&a&bCP可控可控RSRS触发器的计数功能触发器的计数功能C0 0 SR 0 1 0 1 0 1 1 1 不定不定Qn+1QnSRQ结 论 1.1.可控可控RSRS触发器输出的变化发生在触发器输出的变化发生在CPCP信号高信号高 电平期间电平期间.2.2.除了具有置位、复位和保持功能

8、之外，还除了具有置位、复位和保持功能之外，还 可对输入的时钟脉冲进行计数。但是对时钟脉冲可对输入的时钟脉冲进行计数。但是对时钟脉冲 的宽度（高电平期间）要求比较苛刻。的宽度（高电平期间）要求比较苛刻。3.3.仍存在禁止状态（仍存在禁止状态（R=S=1）。从触发器从触发器主触发器主触发器CP CPKQRQJS R CPF主主QJKQSRSCPF从从QQQQSDRD1互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转0101RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP0110F主主封锁封锁0RSCPF从从QQQQSDRD1R CPF主主QJKQSCP C

9、P01CP01001RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP010(1)J=1,K=1 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态11 011010100101RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP10设触发器原设触发器原态为态为“1”态态为为“？”状态状态J=1,K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。(1)J=1,K=1010111001010101为为“0”状状态态01RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP010(2)J

10、=0，K=1 设触发器原设触发器原态为态为“1”态态翻转为翻转为“0”态态01 100101011001设触发器原设触发器原态为态为“0”态态为为“？”态态01RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP010(2)J=0，K=1 设触发器原设触发器原态为态为“1”态态翻转为翻转为“0”态态01 010001010101设触发器原设触发器原态为态为“0”态态为为“？”态态为为“0”态态01RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP010(3)J=1，K=0 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态10 011010100101设

11、触发器原设触发器原态为态为“1”态态为为“？”态态01RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP010(3)J=1，K=0 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态10 1000101001设触发器原设触发器原态为态为“1”态态为为“？”态态为为“1”态态RSCPF从从QQQQSDRD1R CPF主主QJKQSCP CP010(4)J=0，K=0保持原态保持原态0000Qn10 0 1 1 1 0 0Qn 0 1CP高电平时高电平时F主主状态状态由由J、K决定，决定，F从从状状态不变。态不变。CP下降沿下降沿()触发触发器翻转器翻转（F从从状态与状态

12、与F主主状态一致）。状态一致）。0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn ()触发器工作时触发器工作时SD、RD应接高电平。应接高电平。CPQJKSDRDQQn+1=J +K例：例：JK 触发器工作波形触发器工作波形CPJKQ下降沿触发翻转下降沿触发翻转Qn+1=J +K练习与思考练习与思考Qn+1=J +KQn+1=基本基本R-S触发器触发器导引电路导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD反反馈馈线线&G2&G1QQSDRD&G3&G4&G5&G6CPD01101100101&G2&G1QQSDRD&G3&G4

13、&G5&G6CPD01011110110Dn Qn+1 0101逻辑符号逻辑符号D CPQQRDSDQn+1=Dn；CPDQD触发器应用举例触发器应用举例:用用D触发器触发器 将一个时钟进行将一个时钟进行2分频分频.DCPQQCPCPQQ01RD、SD不用时不用时,甩空甩空或通过或通过4.7k 的电阻的电阻吊高电平吊高电平频率频率FQ=FCP/2D触发器功能触发器功能CP 时，时，Q=D用用2个个2分频器级联组成一个分频器级联组成一个4分频器分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/4(1)集成双集成双D触发器触发器74LS74RDSDDCPQQRDSDDCPQQVcc

14、(+5V)GND(地地)*集成集成D触发器介绍触发器介绍(2)集成集成4D触发器触发器74LS175特点特点:一个集成电路中有一个集成电路中有4个个D触发器触发器,时钟时钟CP公共公共,清清0端端RD公共公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR500 4+5V111&1+5V4.7k 风鸣器风鸣器CP1kHz主持人清主持人清0甲甲乙丙丁74LS175参赛人参赛人抢答按键抢答按键1集成集成4D触发器触发器74LS175的应用举例的应用举

15、例抢答电路抢答电路(3)集成集成8D触发器触发器内部有内部有8个个D触发器触发器 Q输出输出 R公共公共 CP公共公共QDRQDR内部有内部有8个个D触发器触发器CP1D8DRDGNDVcc 1Q2D3D 4D 5D6D7D2Q 3Q 4Q 5Q6Q7Q8Q题目题目:时钟时钟CP及输入信号及输入信号D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q的波形的波形,设各输出端设各输出端Q的的 初始状态初始状态=0.DQDCPQ1Q2DQDCP课堂练习课堂练习DQDCPQ1课堂练习课堂练习(续续)CPDQ1课堂练习课堂练习(续续)Q2DQDCPCPDQ1D Qn+1 01

16、01J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 QnD1 CPQJKSDRDQ仍为下降沿仍为下降沿触发翻转触发翻转TCPQJ KSDRDQ(保持功能保持功能)(计数功能计数功能)J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 QnTCPQD=QD Qn+1 0101CPQQDDSDR0 11 01 10 010不变不变不定不定Q&G1&G2QQDRDSDRDS低电平有效低电平有效QQRS第一节主要内容第一节主要内容1基本基本R-S 触发器触发器DSDR1 00 10 01 110不变不变不定不定QG1G2QQDSDR11DRDS高电平有效高电平有效QQRS或

17、非门组成的基本或非门组成的基本RS触发器触发器基本基本R-S 触发器特点触发器特点:(1)具有两个稳态具有两个稳态(Q=0,Q=1或或Q=1,Q=0),称为称为 双稳态触发器双稳态触发器.(2)可触发使之翻转可触发使之翻转(使使RD、SD之一为之一为0时可翻转时可翻转).(3)具有记忆功能具有记忆功能(RD、SD都为都为1时，保持原来状态时，保持原来状态).逻逻 辑辑 符符 号号DRDSSRCPQQS1SC11RR2可控可控RS触发器触发器逻辑功能表逻辑功能表RSQn+100Qn01110011不定不定Qn+1-第第n+1个时钟脉冲到来后的新状态个时钟脉冲到来后的新状态Qn-第第n+1个时钟脉

18、冲到来之前的原状态个时钟脉冲到来之前的原状态结 论 1.1.可控可控RSRS触发器输出的变化发生在触发器输出的变化发生在CPCP信号高信号高 电平期间电平期间.2.2.除了具有置位、复位和保持功能之外，还除了具有置位、复位和保持功能之外，还 可对输入的时钟脉冲进行计数。但是对时钟脉冲可对输入的时钟脉冲进行计数。但是对时钟脉冲 的宽度（高电平期间）要求比较苛刻。的宽度（高电平期间）要求比较苛刻。3.3.仍存在禁止状态（仍存在禁止状态（R=S=1）。SDRDJKCP逻辑符号逻辑符号逻辑状态表逻辑状态表J0011K0101Qn+1Qn 0 1QnQQ3JK触发器触发器4维持阻塞型维持阻塞型D触发器触

19、发器的引脚功能的引脚功能符号符号RD 直接清直接清0端端(复位端复位端)R=0,S=1时时,Q=0SD 直接置直接置1端端(置位端置位端)R=1,S=0时时,Q=1 小圈小圈 表示低电平有效表示低电平有效D数据数据输入端输入端CP时钟时钟脉冲脉冲Q、Q 输出端，输出端，Q的小圈的小圈 表示是反相输出端表示是反相输出端,即即Q总是与总是与Q相反相反RDSDDCPQQ维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能(续续)功能表功能表CP Q n+1 D触发方式触发方式:边沿触发边沿触发 (时钟上升沿触发时钟上升沿触发)功能表说明：功能表说明：在在CP上升沿时，上升沿时，Q等于等于D；在在C

20、P高电平、低电平和下降沿高电平、低电平和下降沿时，时，Q保持不变保持不变RDSDDCPQQ 按功能分按功能分1.一步（单拍）接收一步（单拍）接收4位数据寄存器位数据寄存器清零清零寄存指令寄存指令RD.QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q3000011011101触发器状态不变触发器状态不变RDSDd3RDSDd2RDSDd1RDSDd010清零清零1100&Q0&Q1&Q2&Q31100&QQQQ00000011101011112.两步（二拍）接收两步（二拍）接收4位数据寄存器位数据寄存器清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD00000

21、0010011101110111 1QJKF0Q0QJKF2QJKF1QJKF3QQQ从高位向低从高位向低位依次输入位依次输入1、4位左移寄存器111010110011000输出输出清零清零D10111QQ3Q1Q2RD1011QJKF0Q0QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786左移寄存器波形图左移寄存器波形图12345678CP111111DQ0Q3Q2Q1111待存待存数据数据01110001123移位脉冲移位脉冲Q2 Q1 Q0移位过程移位过程Q3寄寄 存存 数数 码码 D001110000清清 零零110左移一位左移一位001011左移二位左移二位01011左移三

22、位左移三位10114左移四位左移四位101并并 行行 输输 出出并行输出2 2、4 4位右移移位寄存器位右移移位寄存器Q3 Q2 Q1 Q0Di 1 D2D CD CD CD C0 C移位脉冲右移输出右移输入QQ Q QRD清零脉冲Q Q Q QR右移串行输入右移串行输入数据端数据端L左移串行输入左移串行输入数据端数据端VCCS1S0CPRL GND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从Q3向向Q0移动移动)左移左移(从从Q0向向Q3移动移动)并行输入并行输入 RDCPS1 S0功功 能能3、双相移

23、位寄存器0123QQQQ0123DDDDDRF3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d关于计数器的几点说明：关于计数器的几点说明：1 1、所谓、所谓n n进制，就是进制，就是“逢逢n n进进1”1”。例如例如2 2进制，它只有进制，它只有0 0和和1 1两个数码，每当本位是两个数码，每当本位是1 1，再加再加1 1时，本位便变为时，本位便变为0 0，而向高位进位，使高位加，而向高位进位，使高位加1 1。0+1=10+1=1，1+1=101+1=10（壹零壹零）2 2、一个双稳态触发器可以表示一位二

24、进制数：因为双、一个双稳态触发器可以表示一位二进制数：因为双稳态触发器有稳态触发器有“1”1”和和“0”0”两个状态。故要表示两个状态。故要表示n n位二位二进制数，就得用进制数，就得用n n个双稳态触发器。个双稳态触发器。3 3、构成计数器时，采用不同的触发器有不同的逻辑电、构成计数器时，采用不同的触发器有不同的逻辑电路；即使用同一种触发器也可得出不同的逻辑电路路；即使用同一种触发器也可得出不同的逻辑电路4 4、鉴于、鉴于T T和和TT触发器的功能，构成计数器时，多采用触发器的功能，构成计数器时，多采用这两种触发器，这样设计思路比较明晰。这两种触发器，这样设计思路比较明晰。（1）由主从型）由

25、主从型JK触发器组成的三位异步二进制加法计数器触发器组成的三位异步二进制加法计数器 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)(2)Q11010清零清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲三位异步二进制加法计数器（三位异步二进制加法计数器（JK触发器）触发器）在电路图中在电路图中J、悬空表示悬空表示J、K=1 当相邻低位触发当相邻低位触发器由器由1变变 0 时翻转时翻转异步二进制加法器工作波形异步二进制加法器

26、工作波形 每个触发器翻转的时间有先后，每个触发器翻转的时间有先后，与计数脉冲不同步与计数脉冲不同步C12345678Q0Q1Q2Q3Q2Q1Q0JJJJKKKK计数脉冲计数脉冲CR RD D清零清零Q3Q2Q1Q0C1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16由主从型由主从型JK触发器组成的四位异步二进制加法计数器触发器组成的四位异步二进制加法计数器QQQQ思考思考各触发器各触发器C应如何连接？应如何连接？CRDQDQQ0F0QDQQ1F1QDQQ2F2 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 1 1 12 1 1 0 3 1 0 14 1

27、 0 0 5 0 1 16 0 1 0 7 0 0 18 0 0 0 脉冲数脉冲数(C)（3）3位异步二进制减法计数器位异步二进制减法计数器F0每输入一个时钟脉冲翻转 F1在Q0由0变1时翻转 F2在Q1由0变1时翻转CQ0Q1Q2CRDQDQQ0F0QDQQ1F1QDQQ2F2异步二进制计数器总结：异步二进制计数器总结：1、计数器由若干个在、计数器由若干个在计数状态计数状态的触发器组成。的触发器组成。2、若构成加法计数器：、若构成加法计数器：主从主从JK触发器的进位信号从触发器的进位信号从Q端引出；端引出；D触发器的进位信号从触发器的进位信号从Q端引出；端引出；3、若构成减法计数器：、若构成

28、减法计数器：主从主从JK触发器的借位信号从触发器的借位信号从Q端引出；端引出；D触发器的借位信号从触发器的借位信号从Q端引出；端引出；二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)F0每输入一每输入一C翻一次翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1 Q0Q0=Q1=Q2=1J3=K3=Q2 Q1 Q0J0=K0=1J1=K1=Q0J2=K2=Q1 Q0J3=K3=Q2 Q1 Q0三位同步二进制加法计数

29、器三位同步二进制加法计数器 计数脉冲同时加到各位触发器上，计数脉冲同时加到各位触发器上，当每个到当每个到 来后触发器状态是否改变要看来后触发器状态是否改变要看J、K的状态。的状态。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲C12345678Q0Q1Q21689UCCQ2RCOQ1Q0Q3GNDLDEPCPETA0A2A31RDA1 清零端，低电平有效清零端，低电平有效RDA0A2A3A1 数据输入端，可预置任何一个四位二进制数数据输入端，可预置任何一个四位二进制数CP 时钟脉冲输入端，上升沿有效时钟脉冲输入端，上升沿有效Q2Q1Q0Q3 数据输出端数据输出端 计数控

30、制端：当两者或任一为低电平，计计数控制端：当两者或任一为低电平，计数器保持原态；两者同时为高电平，计数；数器保持原态；两者同时为高电平，计数；1689UCCQ2RCOQ1Q0Q3GNDLDEPCPETA0A2A31RDA1RCOLDEP ET 进位输出端，高电平有效进位输出端，高电平有效 同步并行置数控制端，低电平有效同步并行置数控制端，低电平有效 RD二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(C)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0

31、01234567890J3=Q2Q1Q0 K3=Q0 J0=K0=1J1=Q3Q0K1=Q0J2=K2=Q1Q0同步十进制计数器同步十进制计数器RDQJKQF0QJKQF1C计数脉冲计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0J0=K0=1；J1=Q3Q0，K1=Q0；J2=K2=Q1Q0；J3=Q2Q1Q0，K3=Q0 Q0Q1Q2Q3C123456789101689UCCQ2RCOQ1Q0Q3GNDLDEPCPETA0A2A31RDA1 清零端，低电平有效清零端，低电平有效RDA0A2A3A1 数据输入端，可预置任何一个四位二进制数数据输入端，可预置任何一个四位二进制数CP 时钟脉冲输

32、入端，上升沿有效时钟脉冲输入端，上升沿有效Q2Q1Q0Q3 数据输出端数据输出端 计数控制端：当两者或任一为低电平，计计数控制端：当两者或任一为低电平，计数器保持原态；两者同时为高电平，计数；数器保持原态；两者同时为高电平，计数；RCOLDEP ET 进位输出端，高电平有效进位输出端，高电平有效 同步并行置数控制端，低电平有效同步并行置数控制端，低电平有效1689UCCQ2RCOQ1Q0Q3GNDLDEPCPETA0A2A31RDA1Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0110 10清零清零0000Q1RDC

33、0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00置置“9”1100Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0 1 1 Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0 0 011Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0 0 011输入脉冲输入脉冲输出二进制输出二进制输入脉冲输入脉冲输出五进

34、制输出五进制Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0 0 011输入脉冲输入脉冲输出十进制输出十进制输输 入入输输 出出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为有任一为“0”有任一为有任一为“0”RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲 C0=C K0=1 J0=Q2K1=1 J1=1C1=Q0J2=Q0Q1K2=1C2=C RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲011111 0

35、111110111111111110111010111110000100120103011410050000120QCCCCC12345Q0Q1Q2Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0 0 011输入脉冲输入脉冲 C0=C K0=1 J0=1J2=1K2=1C2=Q1 J3=Q2Q1K3=1C3=Q0 K1=1 J1=Q3C1=Q0Q1RDC0QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0 C0=0 K0=1 J0=1J2=1K2=1C2=0 J3=0K3=1C3=0

36、K1=1 J1=1C1=0 0 1 1 1 1 1 1 1 C0=C C2=Q1 C3=Q0 K1=1C1=Q0J1=Q30000010010 0 1 1 1 1 1 1 120100 0 1 1 1 1 1 1 130110 0 1 1 1 1 1 1 141000 0 1 1 1 1 1 1 151010 0 1 1 1 1 1 1 161100 1 1 1 1 1 1 1 171110 1 1 1 1 1 1 1 180001 0 1 1 1 0 1 1 190011 0 1 1 1 0 1 1 1100000 0 1 1 1 1 1 1 1输入计输入计数脉冲数脉冲十分频输出十分频输出(

37、进位输出进位输出)计数状态计数状态计数器输出计数器输出S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地地17814S92S91Q3Q0Q2Q1R01R02C1C0S92S91Q3Q0Q2Q1R01R02C1C0五进制输出五进制输出计数脉冲计数脉冲输入输入C12345Q1Q2Q3工作波形工作波形Q3Q2Q1Q00123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890例：六进制计数器例：六进制计数器Q3Q2Q1Q00 0 0

38、00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0六六种种状状态态1111S92S91Q3Q0Q2Q1R01R02C1C0计数器清零计数器清零S92S91Q3Q0Q2Q1R01R02C1C0计数器清零计数器清零&.0100(4)S92S91Q3Q0Q2Q1R01R02C1C0计数计数脉冲脉冲S92S91Q3Q0Q2Q1R01R02C1C0十位十位个位个位11689UCC1Q21Q11RD1Q01Q3地地1C02Q32Q22Q12Q02RD2C02C11C11Q31Q01Q21Q11RD1C11C0计数计

39、数脉冲脉冲2Q32Q02Q22Q12RD2C12C0十位十位个位个位&RDA074LS160Q2Q1CPQ0Q3A1A2A3计数计数脉冲脉冲LD+5VRD&A074LS160Q2Q1CPQ0Q3A1A2A3LDRD+5V0011计数计数脉冲脉冲1例例1：反馈置：反馈置0法法LDDR 由此可见，由此可见，N进制计数器可以利进制计数器可以利用在（用在（N-1）时将）时将 变为变为 0 的方法的方法构成，这种方法称为构成，这种方法称为反馈置反馈置0法法。LD例例2：直接清：直接清0法法DR+Vcc例例3：反馈预置法：反馈预置法1001CLD例例4：反馈预置法例二：反馈预置法例二00110100010

40、1011001111000LDLDCP_ 减法脉冲输入端减法脉冲输入端CP+加法脉冲输入端加法脉冲输入端LD 置数端置数端CO 进位端进位端BO 借位端借位端RD 清零端清零端11689UCCQ2CP+Q1Q0Q3地地D1LDBORDCOCP-D0D2D3VCCD074LS192Q2Q1CPRDQ0Q3D1D2D3LDCP_VCC&D074LS192Q2Q1CPRDQ0Q3D1D2D3LDCP_&（1）直接选用已有的计数器。）直接选用已有的计数器。（2）用两个模小的计数器串接）用两个模小的计数器串接（3）利用反馈法改变原有计数长度）利用反馈法改变原有计数长度异步计数器一般没有专门的进位信号输出

41、端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。C1 Q0 Q1 Q2 Q3 S9A S9B R0A R0B C1 CC0 74LS90(个位)N1=10 Q0 Q1 Q2 Q3 S9A S9B R0A R0BC0 74LS90(十位)N2=10例例5：用：用74LS90构成构成N进制计数器进制计数器 C 74LS90(个位)74LS90(十位)S9A S9B R0A R0B S9A S9B R0A R0B Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3C0C1 C0C1 C 74LS90(个位)74LS90(十位)Q0 Q1 Q2 Q3 Q0 Q1 Q2

42、Q3 S9A S9B R0A R0B S9A S9B R0A R0BC0C0C1 C1 1&设电路的初始状态为Q0Q1Q2=000，试画出前8个时钟脉冲C作用期间Q0、Q1、Q2的波形。CD Q C D Q C D Q C F0 F1 F21Q0 Q1 Q2电路的状态表：CQ0 Q1 Q2D0D1D20123456780 0 01 0 01 1 01 1 10 1 10 0 11 0 01 1 01 1 1111001111011100111001110011CQ0Q1Q21 2 3 4 5 6 7 8电路的波形图：例例6：计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数

43、器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器计数器小结由由74LS19474LS194构成的能自构成的能自启动的启动的4位位环形计数器环形计数器启动信号 CR DSR M1 M0 DSL 74LS194Q0 Q1 Q2 Q3D0 D1 D2 D3 0 1 1 1&11CPG2G1CPQ0Q1Q2Q3 电路中由两个与非门构成单脉冲发生器，计数器74LS161对其产生的脉冲进行计数，计数结果送入字符译码器并驱动数码管，使之显示单脉冲发生器产生的脉冲个数。脉冲发生器计数器显示双稳态触发器：有两个稳定状态；从一个稳定状态翻转为另一个稳定状态必须靠信号脉冲触发

44、，脉冲消失后，稳定状态能一直保持下去。单稳态触发器：有一个稳定状态；在信号未加之前，触发器处于稳定状态，经信号触发后，触发器翻转，但新的状态只能暂时保持（暂稳状态），经过一定时间（由电路参数决定）后自动翻转到原来的稳定状态。单稳态触发器的用途：1、定时产生一定宽度的矩形波；2、整形把不规则的波形变成幅度和宽度都相等的脉冲；3、延时将输入信号延迟一定时间后输出。21.5 由由555集成定时器及应用集成定时器及应用VAVBUCC地地+C1+C2QQRDSD5K5K5KT52/3 UCC2/3 UCC1/3 UCC011/3 UCC112/3 UCC2/3 UCC01101Q=0导通导通1(地地)u

45、CR1ui+C1+C2QQRDSD5K5K5KVAVB T1348(复位端复位端)uO65271101Q=1截止截止02/3 UCC1010Q=1010 110Q=0+UCC48562713.0.01FuCCuiuoRuituCtuOt(1/3UCC)Q=0Q=1T导通，导通，C通过通过T放放电电,uC 0接通电源接通电源RD=0SD=1保持保持“0”态态RD=1SD=1上升到上升到2/3 UCCuituCtuOt暂稳态暂稳态tptp=RC ln3=1.1RC+UCC48562713.0.01FuCCuiuO2/3UCCRD=1SD=0Q=1Q=0T截止截止C充电充电RD=0SD=1Q=0Q=

46、1因此暂稳态的长短因此暂稳态的长短取决于取决于RC时间常数时间常数R555单稳电路波形图CuOu3/2CCViu当当u ui i为高电平时，为高电平时，u uo o=0=0555单稳电路波形图CuOu3/2CCViu当当u ui i由高电平变为低电平时，由高电平变为低电平时，u uo o=1=1T T截止，截止，C C开始充电开始充电555单稳电路波形图CuOu3/2CCViuu ui i脉冲足够窄脉冲足够窄,u ui i变为高电平后变为高电平后,u uo o保持为保持为1,C1,C继续充电继续充电555单稳电路波形图CuOu3/2CCViu当当C C充电充电2V2VCCCC/3/3时，时，u

47、 uo o=0,T=0,T导通导通,电容电容C C很快放电很快放电,电路恢复到初始状态。电路恢复到初始状态。555单稳电路波形图CuOu3/2CCViutw输出脉冲宽度：输出脉冲宽度：RCtW1.1&uiuBuAuouituBtuotuAt短时用照明灯短时用照明灯48162357uouiUCCSRCuituottpuo按一下按一下按钮按钮 S未按未按0KT的线圈的线圈不通电不通电KT 的触点的触点断开断开灯灯灭灭1通电通电闭合闭合亮亮48162357uOuiUCCCSKTKTD1D2R2 2、多谐振荡器多谐振荡器工作特性：工作特性：无稳态无稳态，具有两个暂稳态；，具有两个暂稳态；自激振荡器自激

48、振荡器在接通电源后，不需外加触发信号，在接通电源后，不需外加触发信号，便能自动产生矩形脉冲；便能自动产生矩形脉冲；矩形波中除基波外，还含有丰富的高次谐波故矩形波中除基波外，还含有丰富的高次谐波故称为称为多谐振荡器多谐振荡器。自动触发自动触发自动返回自动返回暂稳态暂稳态0暂稳态暂稳态1暂稳态暂稳态0UCC+C1+C2QQRDSD.5K5K5KVAVB T13245678(复位端复位端)(地地)uO接通电源接通电源0111002/3 UCCRD=1SD=0.uCR1R2.+C充电充电C放电放电11&LED1150 150 LED2+UA1A2RSRDRDSDSDQQQQ&1&LED1150 150

49、 LED2+UA1A2RSRDRDSDSDQQQQ开始比赛时，按下复位开关开始比赛时，按下复位开关S。0011100未比赛时未比赛时A1，A2为为“0”复位开关复位开关S断开。断开。&1&LED1150 150 LED2+UA1A2RSRDRDSDSDQQQQ00110010110001保持不变保持不变4 300 LEDCRD1Q1Q&G174LS175S14 1M+5VS2S3S4&G3&G2+5V8 3DG10010K C1D2D3D4D2Q4Q4Q3Q3Q2Q工作原理：工作原理：抢答前清抢答前清“0”000004 300 LEDCRD1Q1Q&G174LS175S14 1M+5VS2S3

50、S4&G3&G2+5V8 3DG10010K C1D2D3D4D2Q4Q4Q3Q3Q2Q抢答开始，若抢答开始，若S1先被按下，先被按下，1D=“1”1000010各触发器状态保持不变。各触发器状态保持不变。小结小结1.1.时序逻辑电路的特点：任一时刻输出状态不仅取决于当时序逻辑电路的特点：任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。中必须含有存储器件。4.4.计数器是一种简单而又最常用的时序逻辑器件。计数器计数器是一种简单而又最常用的时序逻辑器件。计数器不仅能用于统计输入脉冲的个数，还常用于分频