数字集成电路及其应用课件.ppt

1、（1-1）第六章第六章 数字集成电路及其应用数字集成电路及其应用6.1 数字电路基础数字电路基础 6.2 集成逻辑门集成逻辑门 6.3 组合逻辑电路组合逻辑电路 6.4 集成触发器集成触发器 6.5 时序逻辑电路时序逻辑电路（1-2）6.1 数字电路基础数字电路基础6.1.1 数字信号和模拟信号数字信号和模拟信号电子电路中的信号电子电路中的信号模拟信号模拟信号数字信号数字信号时间连续的信号时间连续的信号时间和幅度都是离散的时间和幅度都是离散的（1-3）模拟信号：模拟信号：tu正弦波信号正弦波信号t锯齿波信号锯齿波信号u（1-4）研究模拟信号时，我们注重电路研究模拟信号时，我们注重电路输入、输出

2、信号间的大小、相位关系。输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器交直流放大器、滤波器、信号发生器等。等。在模拟电路中，晶体管一般工作在模拟电路中，晶体管一般工作在放大状态。在放大状态。（1-5）数字信号：数字信号：数字信号数字信号产品数量的统计。产品数量的统计。数字表盘的读数。数字表盘的读数。数字电路信号：数字电路信号：tu（1-6）研究数字电路时注重电路输出、输研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是拟电路的分析方法。主要的

3、工具是逻辑代数，电路的功能用真值表、逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。逻辑表达式及波形图表示。在数字电路中，三极管工作在开关在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。状态，即工作在饱和和截止状态。（1-7）6.1.2 数制数制（1）十进制十进制：以十为基数的记数体制以十为基数的记数体制表示数的十个数码：表示数的十个数码：1、2、3、4、5、6、7、8、9、0遵循遵循逢十进一逢十进一的规律的规律157=012107105101 （1-8）一个十进制数数一个十进制数数 N可以表示成：可以表示成：iiiD10K)N(若在数字电路中采用十进制，必须若在数字电路中采

4、用十进制，必须要有十个电路状态与十个记数码相对应。要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难，而且很这样将在技术上带来许多困难，而且很不经济。不经济。（1-9）（2）二进制二进制：以二为基数的记数体制以二为基数的记数体制表示数的两个数码：表示数的两个数码：0、1遵循遵循逢二进一逢二进一的规律的规律 iiiB2KN）（1001）B=012321202021 =(9)D（1-10）用电路的两个状态用电路的两个状态-开关来表示开关来表示二进制数，数码的存储和传输简二进制数，数码的存储和传输简单、可靠。单、可靠。位数较多，使用不便；不合人们位数较多，使用不便；不合人们的习惯，输入时

5、将二进制转换成的习惯，输入时将二进制转换成二进制，运算结果输出时再转换二进制，运算结果输出时再转换成十进制数。成十进制数。（1-11）（3）十六进制和八进制：十六进制和八进制：十六进制记数码：十六进制记数码：1、2、3、4、5、6、7、8、9、0、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)H=4 162+14 161+6 160=(1254)D（1-12）十六进制与二进制之间的转换：十六进制与二进制之间的转换：(0101 1001)B=0 27+1 26+0 25+1 24+1 23+0 22+0 21+1 20D=(0 23+1 22+0 21+1 20

6、)161+(1 23+0 22+0 21+1 20)160D=(59)H每四位每四位2进进制数对应制数对应一位一位16进进制数制数（1-13）十六进制与二进制之间的转换：十六进制与二进制之间的转换：(10011100101101001000)B=从末位开从末位开始四位一始四位一组组(1001 1100 1011 0100 1000)B=()H84BC9=(9CB48)H（1-14）八进制与二进制之间的转换：八进制与二进制之间的转换：(10011100101101001000)B=从末位开从末位开始三位一始三位一组组(10 011 100 101 101 001 000)B=()O01554=(

7、2345510)O32（1-15）（4）十进制与二进制之间的转换：十进制与二进制之间的转换：0iiiD2KN）（2K2K2N01i1iiD ）（2K2K2N12i2ii2D ）（两边除二，余第两边除二，余第0位位K0商两边除二，余第商两边除二，余第1位位K1（1-16）十进制与二进制之间的转换，可以十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第用二除十进制数，余数是二进制数的第0位，然后依次用二除所得的商，余数位，然后依次用二除所得的商，余数依次是依次是K1、K2、。（1-17）225 余余 1 K0122 余余 0 K162 余余 0 K232 余余 1 K312 余余 1

8、 K40转换过程：转换过程：(25)D=(11001)B（1-18）6.1.3 二进制码二进制码数字系统的信息数字系统的信息数值数值文字符号文字符号二进制代码二进制代码编编码码为了表示字符为了表示字符（1-19）为了分别表示为了分别表示N个字符，所需的二进制个字符，所需的二进制数的最小位数：数的最小位数：N2n 编码可以有多种，数字电路中所用的主编码可以有多种，数字电路中所用的主要是二要是二十进制码（十进制码（BCD码）。码）。BCD-Binary-Coded-Decimal（1-20）在在BCD码中，用四位二进制数表示码中，用四位二进制数表示09十个数码。四位二进制数最多可以十个数码。四位二

9、进制数最多可以表示表示16个字符，因此个字符，因此09十个字符与这十个字符与这16中组合之间可以有多种情况，不同的中组合之间可以有多种情况，不同的对应便形成了一种编码。这里主要介绍：对应便形成了一种编码。这里主要介绍：8421码码5421码码余余3码码2421码码（1-21）在在BCD码中，十进制数码中，十进制数(N)D 与二进制编码与二进制编码(K3K2K1K0)B 的关的关系可以表示为：系可以表示为：(N)D=W3K3+W2K2+W1K1+W0K0W3W0为二进制各位的权重为二进制各位的权重所谓的所谓的8421码，就是指各位的权码，就是指各位的权重是重是8、4、2、1。（1-22）0000

10、00010010001101100111100010011010101111011110111101011100010001236789101113141551240123578964012356789403456782910123678549二进制数二进制数自然码自然码 8421码码 2421码码 5421码码 余三码余三码（1-23）6.2 逻辑代数及运算规则逻辑代数及运算规则6.2.1逻辑代数与基本逻辑关系逻辑代数与基本逻辑关系在数字电路中，我们要研究的是电路在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电的输入输出之间的逻辑关系，所以数字电路又称路又称逻辑电路逻辑电

11、路，相应的研究工具是，相应的研究工具是逻辑逻辑代数（布尔代数）代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能在逻辑代数中，逻辑函数的变量只能取两个值（取两个值（二值变量二值变量），即），即0和和1，中间值，中间值没有意义，这里的没有意义，这里的0和和1只表示两个对立的只表示两个对立的逻辑状态，如电位的低高（逻辑状态，如电位的低高（0表示低电位，表示低电位，1表示高电位）、开关的开合等。表示高电位）、开关的开合等。（1-24）（1）“与与”逻辑逻辑A、B、C都具备时，事件都具备时，事件F才发生。才发生。EFABC&ABCF逻辑符号逻辑符号（1-25）F=ABC逻辑式逻辑式逻辑乘法逻辑乘法逻辑

12、与逻辑与AFBC00001000010011000010101001101111真值表真值表（1-26）（2）“或或”逻辑逻辑A、B、C只有一个具备时，事件只有一个具备时，事件F就发生。就发生。1ABCF逻辑符号逻辑符号AEFBC（1-27）F=A+B+C逻辑式逻辑式逻辑加法逻辑加法逻辑或逻辑或AFBC00001001010111010011101101111111真值表真值表（1-28）（3）“非非”逻辑逻辑A具备时具备时，事件，事件F不发生；不发生；A不具备时，不具备时，事件事件F发生。发生。逻辑符号逻辑符号AEFRAF（1-29）逻辑式逻辑式逻辑非逻辑非逻辑反逻辑反真值表真值表AF AF

13、0110（1-30）（4）几种常用的逻辑关系逻辑）几种常用的逻辑关系逻辑“与与”、“或或”、“非非”是三种基本的是三种基本的逻辑关系，任何其它的逻辑关系都可以逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。以它们为基础表示。CBAF 与非：与非：条件条件A、B、C都具都具备，则备，则F 不发不发生。生。&ABCF（1-31）CBAF 或非：或非：条件条件A、B、C任一任一具备，则具备，则F 发发生。生。1ABCFBABABAF 异或：异或：条件条件A、B有一个具有一个具备，另一个不备，另一个不具备则具备则F 发生。发生。=1ABF（1-32）（5）几种基本的逻辑运算）几种基本的逻辑运算从三

14、种基本的逻辑关系，我们可以得从三种基本的逻辑关系，我们可以得到以下逻辑运算：到以下逻辑运算：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=11001 （1-33）6.2.2 逻辑代数的基本定律逻辑代数的基本定律一、基本运算规则一、基本运算规则A+0=A A+1=1 A 0=0 A=0 A 1=A1AA AAA 0AA AAA AA （1-34）二、基本代数规律二、基本代数规律交换律交换律结合律结合律分配律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA(B C)=(A B)CA(B+C)=A B+A CA+B C=(A+B)(A+C)普

15、通代普通代数不适数不适用用!（1-35）三、吸收规则三、吸收规则1.原变量的吸收：原变量的吸收：A+AB=A证明：证明：A+AB=A(1+B)=A1=A利用运算规则可以对逻辑式进行化简。利用运算规则可以对逻辑式进行化简。例如：例如：CDAB)FE(DABCDAB 被吸收被吸收（1-36）2.反变量的吸收：反变量的吸收：BABAA 证明：证明：BAABABAA BA)AA(BA 例如：例如：DEBCADEBCAA被吸收被吸收（1-37）3.混合变量的吸收：混合变量的吸收：CAABBCCAAB 证明：证明：BC)AA(CAABBCCAAB CAABBCAABCCAAB 例如：例如：CAABBCCA

16、ABBCDBCCAABBCDCAAB 1吸收吸收（1-38）4.反演定理：反演定理：BABABABA ABAB0001111010110110010111110000BA ABBA 可以用列真值表的方法证明：可以用列真值表的方法证明：（1-39）6.3 逻辑函数的表示法逻辑函数的表示法6.3.1 真值表：将输入、输出的所有可能真值表：将输入、输出的所有可能状态一一对应地列出。状态一一对应地列出。ABCF01000110000000101000101111011111（1-40）n个变量可以有个变量可以有2n个组合，个组合，一般按二进制的顺序，输出与一般按二进制的顺序，输出与输入状态一一对应，列

17、出所有输入状态一一对应，列出所有可能的状态。可能的状态。（1-41）6.3.2 逻辑函数式逻辑函数式把逻辑函数的输入、输出关系写成把逻辑函数的输入、输出关系写成与与、或或、非非等逻辑运算的组合式，即等逻辑运算的组合式，即逻辑代数逻辑代数式式，称为，称为逻辑函数式逻辑函数式，我们通常采用，我们通常采用“与与或或”的形式。的形式。比如：比如：ABCCBACBACBACBAF 若表达式中的乘积包含了所有变量的原若表达式中的乘积包含了所有变量的原变量或反变量，则这一项称为变量或反变量，则这一项称为最小项最小项，上，上式中每一项都是式中每一项都是最小项最小项。若两个最小项只有一个变量以原、反区别，若两个

18、最小项只有一个变量以原、反区别，称它们称它们逻辑相邻逻辑相邻。（1-42）ABCCBACBACBACBAF 逻辑相邻逻辑相邻CBCBACBA 逻辑相邻的项可以逻辑相邻的项可以合并，消去一个因子合并，消去一个因子（1-43）6.3.3 逻辑图：逻辑图：把相应的逻辑关系用逻辑把相应的逻辑关系用逻辑符号和连线表示出来。符号和连线表示出来。&AB&CD 1FF=AB+CD（1-44）6.4 逻辑函数的化简逻辑函数的化简 利用逻辑代数的基本公式：利用逻辑代数的基本公式：例：例：ABAC)BC(A)BCB(AABCBA)CC(ABCBAABCCABCBAF 反变量吸收反变量吸收提出提出AB=1提出提出A（

19、1-45）例：例：CBBCBAABF )CBBC(BAAB ）（反演反演CB)AA(BC)CC(BAAB 配项配项CBBCAABCCBACBAAB 被吸收被吸收被吸收被吸收CB)BB(CAAB CBCAAB （1-46）AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！请注意与普通代数的区别！（1-47）6.2 集成逻辑门集成逻辑门门电路是用以实现逻辑关系的电子电门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，路，与我们所讲过的基本逻辑关系相对应，门电路主要有：门电路主要有：与门与门、或门或门、与非门与非门、或或非门非门、异或门异或门等。等。在数字电路中，一

20、般用高电平代表在数字电路中，一般用高电平代表1、低点平代表低点平代表0，即所谓的，即所谓的正逻辑系统正逻辑系统。（1-48）ViVoKVccR100VVcc只要能判断高只要能判断高低电平即可低电平即可K开开-Vo=1,输出高电平输出高电平K合合-Vo=0,输出低电平输出低电平可用三极可用三极管代替管代替（1-49）R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：三极管的开关特性：（1-50）6.2.1 分离元件门电路分离元件门电路 二极管与门二极管与门FD1D2AB+12VuAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V（1-51）二极管或门二极管

21、或门uAuBuF0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7VFD1D2AB-12V（1-52）R1DR2AF+12V+3V三极管非门三极管非门uAuF3V0.30V3.3嵌位二极管嵌位二极管（1-53）R1DR2F+12V+3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与非门与非门（1-54）1、体积大、工作不可靠。、体积大、工作不可靠。2、需要不同电源。、需要不同电源。3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。（1-55）6.2.2 TTL集成门电路集成门电路6.2.2.1 TTL与非门的基本原理与非门的基本原理与分离元件电路相

22、比，集成电路具有与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为根据电路内部的结构，可分为DTL、TTL、HTL、MOS管管集成门电路。集成门电路。（1-56）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与非门的内部结构与非门的内部结构CBAF （1-57）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一输入为低电平（、任一输入为低电平（0.3V）时）时“0”1V不足以让不足以让T2、

23、T5导通导通三个三个PN结结导通需导通需2.1V（1-58）+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一输入为低电平（、任一输入为低电平（0.3V）时）时“0”1Vuouo=5-uR2-ube3-ube4 3.4V高电平！高电平！（1-59）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、输入全为高电平（、输入全为高电平（3.4V）时）时“1”全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止（1-60）2、输入全为高电平（、输入全为高电平（3.4V）时）时+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”饱和饱和uF=

24、0.3VABCF 此电路此电路（1-61）一、电压传输特性一、电压传输特性6.2.2.2 TTL与非门的特性和技术参数与非门的特性和技术参数测试电路测试电路&+5Vuiu0（1-62）u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值阈值UT=1.4V理想的传输特性理想的传输特性输出高电平输出高电平输出低点平输出低点平（1-63）1、输出高电平、输出高电平UOH、输出低电平、输出低电平UOL UOH 2.4V UOL 0.4V 便认为合格。便认为合格。典型值典型值UOH=3.4V UOL 0.3V。

25、2、阈值电压、阈值电压UTuiUT时，认为时，认为ui是高电平。是高电平。UT=1.4V（1-64）二、输入、输出负载特性二、输入、输出负载特性&？1、前后级之间电流的联系、前后级之间电流的联系（1-65）+5VR4R2R5T3T4R1T1+5V前级输出为前级输出为 高电平时高电平时前级前级后级后级反偏反偏流出前级流出前级电流电流IOH（拉电流）（拉电流）（1-66）前级输出为前级输出为 低电平时低电平时+5VR2R13kT2R3T1T5b1c1R1T1+5V前级前级后级后级流入前级的电流入前级的电流流IOL 约约 1.4mA(灌电流灌电流)（1-67）115OLRbeTT5I结压降结压降的的

26、压降压降 mA4.137.03.05 灌电流的计算灌电流的计算饱和饱和（1-68）名称及符号名称及符号含义含义输入低电平电流输入低电平电流 IiL输入为低电平时流入输输入为低电平时流入输入端的电流入端的电流-1.4mA。输入高电平电流输入高电平电流 IiH输入为高电平时流入输输入为高电平时流入输入端的电流入端的电流几十几十A。IOL及其极限及其极限 IOL（max）当当 IOL IOL(max)时，输时，输入不再是低电平。入不再是低电平。IOH及其极限及其极限 IOH(max)当当 IOH IOH(max)时，输时，输出不再是高电平。出不再是高电平。关于电流的技术参数关于电流的技术参数（1-6

27、9）2、扇出系数、扇出系数：门电路输出驱动同类门的个数：门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级前级T1T1IiH1IiH3IiH2IOH前级输出为前级输出为 高电平时高电平时例如：例如：（1-70）+5VR2R13kT2R3T1T5b1c1前级前级IOLIiL1IiL2IiL3前级输出为前级输出为 低电平时低电平时（1-71）输出低电平时，流入前级的电流（灌电流）：输出低电平时，流入前级的电流（灌电流）：2iL1iLOLIII输出高电平时，流出前级的电流（拉电流）：输出高电平时，流出前级的电流（拉电流）：2iH1iHOHIII与非门的扇出系数一般是与非门的扇出系数一般是1

28、0。（1-72）3、输入端接一电阻、输入端接一电阻R接地接地Rui“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1（1-73）R较小时较小时uiUT T2不导通，输出高电平。不导通，输出高电平。)U5(RRRu1be1i R3R3.4 Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1（1-74）R增大增大Ruiui=UT时，输出低电平。时，输出低电平。R3R3.4)V(4.1 R临界临界=1.45K Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1（1-75）1、悬空的输入端相当于接高电平。、悬空的输入端相当于接高电平。2、为了防

29、止干扰，可将悬空的输入、为了防止干扰，可将悬空的输入端接高电平。端接高电平。（1-76）4、平均传输时间、平均传输时间tuiotuoo50%50%tpd1tpd2平均传输时间平均传输时间)tt(21t2pd1pdpd （1-77）6.3 其它类型的其它类型的TTL门电路门电路6.3.1 集电极开路的与非门（集电极开路的与非门（OC门）门）+5VFR2R13kT2R3T1T5b1c1ABC集电极悬空集电极悬空T3无无T3,T4（1-78）&符号符号！（1-79）+5VFR2R13kT2R3T1T5b1c1ABC应用时输出端要接一上拉负载电阻应用时输出端要接一上拉负载电阻RLRLUCC（1-80）

30、1、OC门可以实现门可以实现“线与线与”功能功能&UCCF1F2F3FF=F1F2F3RL输出级输出级UCCRLT5T5T5（1-81）F=F1F2F3?UCCRLF1F2F3F任一导通任一导通F=0（1-82）UCCRLF1F2F3F全部截止全部截止F=1F=F1F2F3?所以：所以：F=F1F2F3!（1-83）2、负载电阻、负载电阻RL和电源和电源 UCC可以根据情况选择可以根据情况选择&J+30V 220VJ（1-84）6.3.2 三态门三态门+5VFR4R2R1T2R5R3T3T4T1T5ABDEEE-控制端控制端（1-85）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE

31、01截止截止ABF （1-86）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE10导通导通截止截止截止截止高阻态高阻态（1-87）&ABFE符号符号输出高阻输出高阻0E 1E ABF 功能表功能表低电平起作用低电平起作用（1-88）&ABFE符号符号输出高阻输出高阻1E 0E ABF 功能表功能表高电平起作用高电平起作用（1-89）E1E2E3公用总线公用总线三态门主要作为三态门主要作为TTL电路与电路与总线总线间间的的接口电路接口电路用途：用途：E1、E2、E3分时接分时接入高电平入高电平（1-90）6.3.1 概述概述逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑

32、电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态有关有关 6.3 组合逻辑电路组合逻辑电路（1-91）6.3.2 组合逻辑电路分析组合逻辑电路分析 1、由给定的逻辑图写出逻辑关系表达式。、由给定的逻辑图写出逻辑关系表达式。分析步骤：分析步骤：2、用逻辑代数对逻辑表达式进行化简。、用逻辑代数对逻辑表达式进行化简。3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系（1-92）例：分析下图的逻辑功能。例：分析下图的逻辑功能。&ABFABABBA BABA

33、BABAF BABABABA （1-93）ABF001010100111真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF （1-94）例：分析下图的逻辑功能。例：分析下图的逻辑功能。&ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA （1-95）ABF000011101110真值表真值表相同为相同为“0”不同为不同为“1”异或门异或门=1BAF （1-96）例：分析下图的逻辑功能。例：分析下图的逻辑功能。&2&3&4AMB1F=101被封锁被封锁11（1-97）&2&3&4AMB1F=010被封锁被封锁1选通电路选通电路（1-98）

34、6.3.3 组合逻辑电路设计组合逻辑电路设计任务任务要求要求最简单的最简单的逻辑电路逻辑电路1、指定实际问题的逻辑含义，列出真值表。、指定实际问题的逻辑含义，列出真值表。分析步骤：分析步骤：2、用逻辑代数对逻辑表达式进行化简。、用逻辑代数对逻辑表达式进行化简。3、根据逻辑表达式画出逻辑图。、根据逻辑表达式画出逻辑图。（1-99）例例1：设计三人表决电路（：设计三人表决电路（A、B、C）。每人）。每人一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮，否则不亮。否则不亮。1、首先指明逻辑符号取

35、首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。2、根据题意列出逻辑状态表根据题意列出逻辑状态表。（1-100）ABCF00000010010001111000101111011111逻辑状态表逻辑状态表（1-101）3、根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF&1&AB BCF（1-102）CABCAB CABCAB&ABCFCABCABF 若用与非门实现若用与非门实现（1-103）真值表真值表电路功电路功能描述能描述：

36、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。A BY0 00 11 01 10110 1 穷举法 1 （1-104）2 逻辑表达式逻辑表达式最简与或最简与或表达式表达式化简 3 2 BABAY已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图ABY&ABY=1用与非门实现BABAYBAY用异或门实现（1-105）真值表真

37、值表电路功电路功能描述能描述：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1 穷举法 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAmmmY765 2 逻辑表达式逻辑表达式（1-106）ABACY&3 最简与或最简与或表达式表达式化简 4 5

38、 逻辑变换逻辑变换逻辑电逻辑电路图路图 3 化简 4 Y=AB+AC 5 ACABY（1-107）6.3.4 几种常用的组合逻辑组件几种常用的组合逻辑组件6.3.4.1 编码器编码器所谓所谓编码编码就是赋予选定的一系列二进制代就是赋予选定的一系列二进制代码以固定的含义。码以固定的含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不同的组合，可以表示同的组合，可以表示2n个信号。个信号。（1）二进制编码器）二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。（1-108）例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器-八线八

39、线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8，八种状态，与之对，八种状态，与之对应的输出设为应的输出设为F1、F2、F3，共三位二进制数。，共三位二进制数。设计编码器的过程与设计一般的组合逻辑设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图辑表达式并进行化简，最后画出逻辑图。（1-109）I1I2I3I4I5I6I7I8F3F2F1011111110001011111100111011111010111011110111111011110011111011101111111011

40、1011111110111真值表真值表86421IIIIF 8642IIII 87432IIIIF 87653IIIIF （1-110）I1I2I3I4I5I6I7I8&F3F2F18-3 编码器逻辑图编码器逻辑图（1-111）（2）二）二-十进制编码器十进制编码器将十个状态（对应于十进制的十个代码）将十个状态（对应于十进制的十个代码）编制成编制成BCD码。码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9。输出：输出：F4 F1列出状态表如下：列出状态表如下：（1-112）0 输入F3F2F1F0I00000I10001I20010I30011I40100I501

41、01I60110I70111I81000I91001状态表状态表（1-113）0 输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I9100198983IIIIF 76542IIIIF 76321IIIIF 975310IIIIIF 逻辑图略逻辑图略（1-114）6.3.4.2 译码器译码器译码是编码的逆过程，即将某二进制翻译码是编码的逆过程，即将某二进制翻译成电路的某种状态。译成电路的某种状态。（1）二进制译码器）二进制译码器将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码

42、器。线译码器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号（1-115）&1Y0Y2Y3YA1A0S2-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出（1-116）74LS139的功能表的功能表A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。（1-117）S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y

43、21A20A2S274LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器（1-118）例：利用线译码器分时将采样数据送入计算机。例：利用线译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线（1-119）000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数据数据0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线脱离总线脱离总线（1-120）（2）显示译码器）显示译码器二二

44、-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到人们习惯的十进制显示出来，这就要用到显示译码器显示译码器。（1-121）显示器件显示器件：常用的是常用的是七段显示器件七段显示器件abcdefg（1-122）显示器件显示器件：常用的是常用的是七段显示器件七段显示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e（1-123）显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49

45、的管脚图的管脚图消隐控制端消隐控制端（1-124）功能表（简表）功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型完整的功能表请参考相应的参考书。完整的功能表请参考相应的参考书。（1-125）74LS49与七段显与七段显示器件的连接示器件的连接：bfac d egbfac d egBID C B A+5V+5V74LS49是集是集电极开路，必电极开路，必须接上拉电阻须接上拉电阻（1-126）6.3.4.3 加法器加法器1 1 0 11 0 0 1+举例：举例：A=1101,B=1001,计算计算A+B0110100

46、11（1-127）加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的叠加，不需）最低位是两个数最低位的叠加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的进位。被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。（1-128）（1）半加器：）半加器：半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。ABCS0000010110011

47、110真值表真值表（1-129）ABCS0000010110011110真值表真值表BABABAS ABC （1-130）=1&ABSC逻辑图逻辑图半加器半加器ABCS逻辑符号逻辑符号（1-131）（2）全加器：）全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进低位的进位；位；sn-本位和；本位和；cn-进位。进位。逻辑状态表见下页逻辑状态表见下页（1-132）anbncn-1sncn00000001100101001101100101010111001111111)()(1nnnnnncbabacbabasnnnnnnn1nnnnnbac)baba(cn （1-133）1n

48、nnnnn)cbaba(c)bab(asnn1nnnnn1nnnnnbac)baba(cn nnbabasnn nnba nnbabasnn 1nnc scss1n nn1nnbascc 半加和：半加和：所以：所以：（1-134）半加器半加器半加器半加器 1anbnCn1sncnanbncn-1sncn全加器全加器逻辑图逻辑图逻辑符号逻辑符号（1-135）全加器全加器SN74LS183的管脚图的管脚图114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND（1-136）应用举例：用一片应用举例：用一片SN74LS183构成两位串行构成两位串行进位全加

49、器。进位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位（1-137）其它组件：其它组件：SN74H83-四位串行进位全加器。四位串行进位全加器。SN74283-四位超前进位全加器。四位超前进位全加器。（1-138）6.3.4.4 数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号

50、由相应的一组控的一组控制信号控制信号控制。制。（1-139）从从n个数据中选择一路传输，称为个数据中选择一路传输，称为一位一位数据选择器数据选择器。从。从m组数据中各选择一路传输，组数据中各选择一路传输，称为称为m位数据选择器。位数据选择器。W3X3Y3W2X2Y2W1X1Y1W0X0Y0A控制信号控制信号四二选一选择器四二选一选择器（1-140）四选一集成数据选择器四选一集成数据选择器74LS153输入输入输出输出A1A0W 10000D0010D1100D2110D3E功能表功能表控制端控制端（1-141）八选一集成数据选择器八选一集成数据选择器74LS151输入输入输出输出A2A1A0Y