半导体前道制造工艺流程课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《半导体前道制造工艺流程课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 制造 工艺流程 课件
- 资源描述:
-
1、半导体前道制造工艺流程半导体相关知识半导体相关知识 本征材料:纯硅 9-10个9 250000.cm N型硅:掺入V族元素-磷P、砷As、锑Sb P型硅:掺入 III族元素镓Ga、硼B PN结:NP-+半半 导体元件制造过程可分为导体元件制造过程可分为 前段(前段(Front End)制程)制程 晶圆处理制程(晶圆处理制程(Wafer Fabrication;简称;简称 Wafer Fab)、)、晶圆针测制程(晶圆针测制程(Wafer Probe););後段(後段(Back End)构装(构装(Packaging)、)、测试制程(测试制程(Initial Test and Final Test
2、)一、晶圆处理制程一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与 含尘(Particle)均需控制的无尘室(Clean-Room),虽然详细的处理程序是随著产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适 当的清洗(Cleaning)之後,接著进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成
3、晶圆上电路的加工与制作。二、晶圆针测制程二、晶圆针测制程 经过Wafer Fab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆 上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性,而不合格的的晶粒将会被标上记号(Ink Dot),此程序即 称之为晶圆针测制程(Wafer Probe)。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒 三、三、IC构装制程构装制程 IC構裝製程(Packaging):利用塑膠或陶瓷包裝晶粒與配線以成積體電路 目的:是為
4、了製造出所生產的電路的保護層,避免電路受到機械性刮傷或是高溫破壞。半导体制造工艺分类PMOS型双极型MOS型CMOS型NMOS型BiMOS饱和型非饱和型TTLI2LECL/CML低的静态功耗、宽的电源电压范围、宽的输出电压幅度(无阈值损失),具有高速度、高密度潜力;此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。材料是矽,IC(Integrated Circuit)厂用的矽晶片即為矽晶體,因為整片的矽晶片是單一完整的晶體,故又稱為單晶體。涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗50 mils(1.最後整個積體電路的周圍會 向外拉出腳架(Pin),稱之為打線,作為與
5、外界電路板連接之用。去膜-清洗N+扩散(P)Class letter:Depends on component type这样做可以让这些金属原子针对极窄、极深的结构进行沟填,以形成极均匀的表层,尤其是在最底层的部份。Class letter:Depends on component typeTolerance(誤差):NonePFP(Plastic Flat Package)方式封装的芯片与QFP方式基本相同。光罩是高精密度的石英平板,是用来制作晶圆上电子电路图像,以利集成电路的制作。3銲線(Wire Bond)安装时,将芯片插入专门的PGA插座。离子植入制程可对植入区内的掺质浓度加以精密控制
6、。是利用热能、电浆放电或紫外光照射等化学反应的方式,在反应器内将反应物(通常为气体)生成固态的生成物,并在晶片表面沉积形成稳定固态薄膜(film)的一种沉积技术。经过Wafer Fab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆 上制作不同规格的产品;剪切與成形主要由一部衝壓機配上多套不同製程之模具,加上進料及出料機構 所組成。Lead Type:Gull-wing半导体制造工艺分类 一 双极型IC的基本制造工艺:A 在元器件间要做电隔离区(PN结隔离、全介质隔离及PN结介质混合隔离)ECL(不掺金)
7、(非饱和型)、TTL/DTL(饱和型)、STTL(饱和型)B 在元器件间自然隔离 I2L(饱和型)半导体制造工艺分类 二 MOSIC的基本制造工艺:根据栅工艺分类 A 铝栅工艺 B 硅 栅工艺 其他分类1、(根据沟道)PMOS、NMOS、CMOS2、(根据负载元件)E/R、E/E、E/D 半导体制造工艺分类 三 Bi-CMOS工艺:A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础双极型集成电路和MOS集成电路优缺点双极型集成电路中等速度、驱动能力强、模拟精度高、功耗比较大CMOS集成电路低的静态功耗、宽的电源电压范围、宽的输出电压幅度(无阈值损失),具有高速度、高密度潜力;可与TT
8、L电路兼容。电流驱动能力低半导体制造环境要求 主要污染源:微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。超净间:洁净等级主要由 微尘颗粒数/m3 0.1um 0.2um 0.3um 0.5um 5.0umI级 35 7.5 3 1 NA10 级 350 75 30 10 NA100级 NA 750 300 100 NA1000级 NA NA NA 1000 7半半 导体元件制造过程导体元件制造过程前段(前段(Front End)制程)制程-前工序 晶圆处理制程(晶圆处理制程(Wafer Fabrication;简称简称 Wafer Fab)典型的PN结隔离的掺金TTL电路工艺流程一次
9、氧化衬底制备隐埋层扩散外延淀积热氧化隔离光刻隔离扩散再氧化基区扩散再分布及氧化发射区光刻背面掺金发射区扩散反刻铝接触孔光刻铝淀积隐埋层光刻基区光刻再分布及氧化铝合金淀积钝化层中测压焊块光刻横向晶体管刨面图CBENPPNPP+P+PP纵向晶体管刨面图CBENPCBENPN+p+NPNPNPNPN晶体管刨面图ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+1.衬底选择P型Si 10.cm 111晶向,偏离2O5O晶圆(晶片)晶圆(晶片)的生产由砂即(二氧化硅)开始,经由电弧炉的提炼还原成 冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分 解过程,制成棒状或粒状的多晶
10、硅。一般晶圆制造厂,将多晶硅融解 后,再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长,重76.6公斤的 8寸 硅晶棒,约需 2天半时间长成。经研磨、抛光、切片后,即成半导体之原料 晶圆片第一次光刻N+埋层扩散孔 1。减小集电极串联电阻 2。减小寄生PNP管的影响SiO2P-SUBN+-BL要求:1。杂质固浓度大2。高温时在Si中的扩散系数小,以减小上推3。与衬底晶格匹配好,以减小应力涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜-清洗N+扩散(P)外延层淀积1。VPE(Vaporous phase epitaxy)气相外延生长硅SiCl4+H2Si+HCl2。氧化TepiXjc+Xmc+TBL
11、-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次光刻P+隔离扩散孔 在衬底上形成孤立的外延层岛,实现元件的隔离.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜-清洗P+扩散(B)Body Type:Plastic,metal or ceramic50 mils(1.HF(49%):HNO3(65%):CH3COOH(100%)=2:15:5第六次光刻金属化内连线:反刻铝光-多晶硅光刻,形成多晶硅栅及多晶硅电阻I2L(饱和型)50 mils(1.Small Outline,Large(2)低壓化學气
12、相沈積(LPCVD);2黏晶(Die Bond)HF(49%):HNO3(65%):CH3COOH(100%)=2:15:5经过Wafer Fab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆 上制作不同规格的产品;随着全球电子产品个性化、轻巧化的需求蔚为风潮,封装技术已进步到CSP(Chip Size Package)。聚焦深度DOF6公斤的 8寸 硅晶棒,约需 2天半时间长成。Orientation:Dot,notch,stripe indicate pin 1 and lead counts co
13、unterclockwise.唯一的区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。CMOS集成电路工艺-以P阱硅栅CMOS为例Tolerance:Depends on component type插拔操作更方便,可靠性高。构装(Packaging)、第三次光刻P型基区扩散孔决定NPN管的基区扩散位置范围SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗基区扩散(B)第四次光刻N+发射区扩散孔 集电极和N型电阻的接触孔,以及外延层的反偏孔。AlN-Si 欧姆接触:ND1019cm-3,SiO2N+
14、-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗扩散第五次光刻引线接触孔 SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗第六次光刻金属化内连线:反刻铝 SiO2ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗蒸铝CMOS工艺集成电路CMOS集成电路工艺-以P阱硅栅CMOS为例 1。光刻I-阱区光刻,刻出阱区注入孔 N-SiN-SiSi
15、O2CMOS集成电路工艺-以P阱硅栅CMOS为例 2。阱区注入及推进,形成阱区N-SiP-剪切與成形主要由一部衝壓機配上多套不同製程之模具,加上進料及出料機構 所組成。材料是矽,IC(Integrated Circuit)厂用的矽晶片即為矽晶體,因為整片的矽晶片是單一完整的晶體,故又稱為單晶體。3 mm)to 25.一般晶圆制造厂,将多晶硅融解 后,再利用硅晶种慢慢拉出单晶硅晶棒。Quarter Small Outline Package#of Pins:25-6252 层间分离:AL-Si、Cu-Si合金与衬底热膨胀系数不匹配。为解决单一芯片集成度低和功能不够完善的问题,把多个高集成度、高性
16、能、高可靠性的芯片,在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统,从而出现MCM(Multi Chip Model)多芯片模块系统。集成电路发明人:杰克。较为常见的CVD薄膜包括有:二气化硅(通常直接称为氧化层)氮化硅 多晶硅 耐火金属与这类金属之其硅化物半导体前道制造工艺流程此技术一般使用氩等钝气,藉由在高真空中将氩离子加速以撞击溅镀靶材后,可将靶材原子一个个溅击出来,并使被溅击出来的材质(通常为铝、钛或其合金)如雪片般沉积在晶圆表面。Surface Mount Component(表面帖裝元件)解离金属电浆是最近发展出来的物理气相沉积技术,它是在目标区与晶圆之间,利用电浆,
17、针对从目标区溅击出来的金属原子,在其到达晶圆之前,加以离子化。光-多晶硅光刻,形成多晶硅栅及多晶硅电阻我们常以工艺线宽来代表更先进的半导体技术,如0.化學气相沉積 CVD晶圆处理制程(Wafer Fabrication;其過程為將導線架置於框架上並預熱,再將框架置於壓模機上的構裝模上,再以樹脂充填並待硬化。H2SO4:H2O=6:1CMOS集成电路工艺-以P阱硅栅CMOS为例 3。去除SiO2,长薄氧,长Si3N4N-SiP-Si3N4CMOS集成电路工艺-以P阱硅栅CMOS为例 4。光II-有源区光刻N-SiP-Si3N4CMOS集成电路工艺-以P阱硅栅CMOS为例 5。光III-N管场区光
18、刻,N管场区注入,以提高场开启,减少闩锁效应及改善阱的接触。光刻胶N-SiP-B+CMOS集成电路工艺-以P阱硅栅CMOS为例 6。光III-N管场区光刻,刻出N管场区注入孔;N管场区注入。N-SiP-CMOS集成电路工艺-以P阱硅栅CMOS为例 7。光-p管场区光刻,p管场区注入,调节PMOS管的开启电压,生长多晶硅。N-SiP-B+CMOS集成电路工艺-以P阱硅栅CMOS为例 8。光-多晶硅光刻,形成多晶硅栅及多晶硅电阻多晶硅N-SiP-第二次光刻P+隔离扩散孔PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一
19、定距离排列。高温时在Si中的扩散系数小,CMOS集成电路工艺-以P阱硅栅CMOS为例低的静态功耗、宽的电源电压范围、宽的输出电压幅度(无阈值损失),具有高速度、高密度潜力;主要是一种物理制程而非化学制程。蝕刻技術(Etching Technology)是將材料使用化學反應物理撞擊作用而移除的技術。解 离 金 属 电 浆(淘气鬼)物 理 气 相 沉 积 技 术不过其基本处理步骤通常是晶圆先经过适 当的清洗(Cleaning)之後,接著进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。材料是矽,IC(Integrated Circuit)厂
20、用的矽晶片即為矽晶體,因為整片的矽晶片是單一完整的晶體,故又稱為單晶體。欲進行晶片切割,首先必須進行 晶圓黏片,而後再送至晶片切割機上進行切割。Orientation:By polarity半导体前道制造工艺流程简称 Wafer Fab)去除SiO2,长薄氧,长Si3N4它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。Lead Type:Gull-wing一 双极型IC的基本制造工艺:成形之目的則是將外引腳壓成各種預先設計好之形狀,以便於裝置於電路版上使用。MELF(金屬電极表面連接元件)CMOS集成电路工艺-以P阱硅栅CMOS为例 9。光I-P+区光刻,P+区注入。形成P
21、MOS管的源、漏区及P+保护环。N-SiP-B+CMOS集成电路工艺-以P阱硅栅CMOS为例 10。光-N管场区光刻,N管场区注入,形成NMOS的源、漏区及N+保护环。光刻胶N-SiP-AsCMOS集成电路工艺-以P阱硅栅CMOS为例 11。长PSG(磷硅玻璃)。PSGN-SiP+P-P+N+N+CMOS集成电路工艺-以P阱硅栅CMOS为例 12。光刻-引线孔光刻。PSGN-SiP+P-P+N+N+CMOS集成电路工艺-以P阱硅栅CMOS为例 13。光刻-引线孔光刻(反刻AL)。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDS集成电路中电阻1ALSiO2R+PP+P-SUBN+R
22、-VCCN+-BLN-epiP+基区扩散电阻集成电路中电阻2SiO2RN+P+P-SUBRN+-BLN-epiP+发射区扩散电阻集成电路中电阻3基区沟道电阻SiO2RN+P+P-SUBRN+-BLN-epiP+P集成电路中电阻4外延层电阻SiO2RP+P-SUBRN-epiP+PN+集成电路中电阻5MOS中多晶硅电阻SiO2Si多晶硅氧化层其它:MOS管电阻低的静态功耗、宽的电源电压范围、宽的输出电压幅度(无阈值损失),具有高速度、高密度潜力;切割完後之晶粒井然有序排列於膠帶上,而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。50 mils(1.Polarity(极性):NonePGA(Pin
23、 Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。Small Outline,Large光刻-引线孔光刻(反刻AL)。300 mils(6.CMOS集成电路工艺-以P阱硅栅CMOS为例芯片面积与封装面积之间的比值较大,故体积也较大。集成电路的集成度每三年提高四倍,加工的特征尺寸缩小为1/SQRT2.Lead Type:Gull-wing半 导体元件制造过程可分为发射区扩散层隔离层隐埋层扩散层PN电容Description:Plastic Quad Flat Pack#of Pins:20-84(Up to 100+)
24、蚀刻清洗去膜清洗蒸铝I级 35 7.半 导体元件制造过程可分为Body Type:Plastic(Also metal and ceramic)集成电路中电容1SiO2A-P+P-SUBB+N+-BLN+EP+NP+-IA-B+Cjs发射区扩散层隔离层隐埋层扩散层PN电容集成电路中电容2MOS电容AlSiO2ALP+P-SUBN-epiP+N+N+主要制程介绍矽晶圓材料(Wafer)圓晶是制作矽半導體IC所用之矽晶片,狀似圓形,故稱晶圓。材料是矽,IC(Integrated Circuit)厂用的矽晶片即為矽晶體,因為整片的矽晶片是單一完整的晶體,故又稱為單晶體。但在整體固態晶體內,眾多小晶體
25、的方向不相,則為复晶體(或多晶體)。生成單晶體或多晶體与晶體生長時的溫度,速率与雜質都有關系。一般清洗技术工艺清洁源容器清洁效果剥离光刻胶氧等离子体平板反应器刻蚀胶去聚合物H2SO4:H2O=6:1溶液槽除去有机物去自然氧化层 HF:H2O1:50溶液槽产生无氧表面旋转甩干氮气甩干机无任何残留物RCA1#(碱性)NH4OH:H2O2:H2O=1:1:1.5溶液槽除去表面颗粒RCA2#(酸性)HCl:H2O2:H2O=1:1:5溶液槽除去重金属粒子DI清洗去离子水溶液槽除去清洗溶剂光 学 显 影 光学显影是在感光胶上经过曝光和显影的程序,把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主
展开阅读全文