时序逻辑电路讲解课件1.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《时序逻辑电路讲解课件1.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序 逻辑电路 讲解 课件
- 资源描述:
-
1、时序逻辑电路讲解&QQDRDSQDSDRR RD D S SD D QQn n+1 1 说说说说明明明明 1 1 1 1 QQn n 保保保保持持持持或或或或记记记记忆忆忆忆 1 1 0 0 1 1 置置置置 1 1 1 1 或或或或置置置置位位位位 0 0 1 1 0 0 清清清清零零零零或或或或复复复复位位位位 0 0 0 0 不不不不确确确确定定定定(禁禁禁禁止止止止)n1nQRSQQDSDRQQQQQCPSRKCPJQQQQQtQOQ1nQ列出表格,即状态转换表。是进位信号输出端,当Q3Q2Q1Q0=1111且加计数时钟CPU来到时 =0,有进位输出;2、代入JK触发器的特性方程二者功
2、能完全相同,只是触发时刻不同。结论:该连接方式形成 8421 码。十六进制加减法:74LS191(单时钟)、74LS193(双时钟)3、选定触发器类型,求电路的状态方程、驱动方程和输出方程双时钟同步十六进制加/减计数器74LS193,其引脚图和功能表如下。若电路不能自启动,有两个办法解决。74160兼有异步清零和预置数功能,所以置零法和置数法均可采用。74160兼有异步清零和预置数功能,所以置零法和置数法均可采用。如:若选计数循环中Q3Q2Q1Q0=0100时使 =0,置入1001,则跳过01011000这4个状态,也得到六进制计数器。由计算过程所列的状态转换表缺少此状态,需补上。第二个办法是
3、通过修改逻辑设计加以解决。5、根据得到的方程式画出逻辑图例2:用4位同步二进制加法计数器74LS163接成8421码六进制计数器。由或非门组成的基本RS触发器,已知RD、SD输入波形如下图所示,试画Q、Q波形。74161/74LS161二者功能完全相同,只是触发时刻不同。74LS191的功能表1nQnQnQn1nQQ1nQnQnQn1nQQnQnQ1nQnQ1nQnQnQnn1nQJKKJQKJQKJQKQJQJJQKQJJQJK)QKJ(QKJQKKJQKJnnnnnnnnnn)()()(CAABBCCAABnnQKQJnQ1nQDQ1n1nQnQnQQQDQ1nnnnnnnn1nQQQQQ
4、QKQJQQAAQQAJBKQBQAQBQ)QA(AQQKQJQ1nnnQAQAKJnnQQKJ10nnQQKJ113、选定触发器类型,求电路的状态方程、驱动方程和输出方程时序电路必然具有记忆功能,因而组成时序电路的基本单元是触发器。例:画出D触发器的输出波形。只要SD=1、RD=0,就可使输出Q=0(清零)。0t1:RD=0、SD=1三、主从RS、JK触发器单时钟同步十六进制加/减计数器74LS191,其引脚图和功能表如下。分析:计数时钟 CP 接入CP1、Q3 接 CP0 时的计数码制。四、边沿JK、D触发器设法使N进制计数器在计数时跳跃NM个状态即可。外部时钟送到CP0,Q0接CP1,则
5、Q3Q2Q1Q0输出00001001的8421BCD码;双时钟同步十六进制加/减计数器74LS193,其引脚图和功能表如下。状态转换表的另一种形式取触发器的位数=2,则214(M)=22,故符合要求。当出现 0111(7)时,计数器立即清零,重新开始新一轮计数。(2)定义输入、输出逻辑状态和每个电路状态的含义,并将电路状态顺序编号。t3 t4:RD=SD=1Q=1、Q=0是进位信号输出端,当Q3Q2Q1Q0=1111且加计数时钟CPU来到时 =0,有进位输出;第二个办法是通过修改逻辑设计加以解决。nQ1nQ1Q1Q2Q2Q3Q3Q1KQQJ132131212QQKQJ23213QKQQJ32Q
6、Q Ynn1nQKQJQ1321n1QQQQ231211n2QQQQQQ323211n3QQQQQQ32QQ Y1321n1QQQQ231211n2QQQQQQ323211n3QQQQQQ000QQQ123nnn0Y001QQQ111213、nnn001QQQ123nnn0Y010QQQ111213、nnnn3Qn2Qn1Q13Qn12Qn11Qn2QCP1Q3QYDRLDDRDRDRLDLDLDSLDDULDS/DUCOBOCOBOBO CO LDLD依题意列出状态转换表、画出状态转换图。t3 t4:RD=SD=1若外部时钟送给CP1,Q3接CP0,则Q0Q3Q2Q1输出00001100的5
7、421BCD码。通常取原因或条件为输入变量,取结果为输出变量。例:画出由与非门组成的基本RS触发器的输出波形。1、特性表、特性方程与基本RS 触发器相同。(1)分析给定的逻辑问题,确定输入变量、输出变量及电路的状态数。比较:用74LS290构成8421码六进制计数器时,由于是异步置零,所以在Q3Q2Q1Q00110(SM状态)时立即清零;由C控制是否接受D端的输入给出邮票时Y=1,不给时Y=0;Q=1、Q=0所以状态编码的选择,与电路的繁简程度密切相关。代入JK触发器特性方程,得:在M2n的情况下,从2n个状态中取M个状态的组合可以有多种不同的方案,而每个方案中M个状态的排列顺序又有许多种。上
8、升沿触发的JK触发器状态表只需把C列上的 改为 即可。这种形式的状态转换表给出了在一系列时钟信号作用下电路状态转换的顺序,比较直观。分析:计数时钟 CP 接入CP0、Q0 接 CP1 时的计数码制。以低位片的进位信号作为高位片的时钟0101包括在稳态计数循环中。有时钟作用的触发器按状态方程计算次态,而无时钟作用的触发器则保持原状态不变。DRDRDRLDDRLDLDDRLDLDLDDRLDDRLDLDLDDRLDDRLDDRLDDR由于74160的预置数是同步式的,即 =0后,还要等下一个CP信号到来时才置入数据,所以用来进行译码产生 =0信号的某状态Si 将包括在稳定的状态循环中。以低位片的进
展开阅读全文