第时序逻辑电路参考课件.ppt

1、第时序逻辑电路优选第时序逻辑电路优选第时序逻辑电路时序逻辑电路的框图表示时序逻辑电路的框图表示tn和和tn+1：两个相：两个相邻的离散时间。邻的离散时间。F(tn)=WX(tn),Q(tn)(5-1)输出方程输出方程Z(tn)=HX(tn),Q(tn)(5-3)驱动方程驱动方程 Q(tn+1)=GZ(tn),Q(tn)(5-2)状态方程状态方程现在的现在的输入信号输入信号 现在的现在的输出信号输出信号 存储电路现在存储电路现在的输入信号的输入信号 存储电路现在存储电路现在的输出信号的输出信号 时序电路分类时序电路分类 按触发方式分两类按触发方式分两类同步时序电路所有存储单元状态由同一个同步时序

2、电路所有存储单元状态由同一个时钟信号触发，即所有存储单元的状态转时钟信号触发，即所有存储单元的状态转换发生在同一时刻。换发生在同一时刻。异步时序电路存储单元的状态转换不一定异步时序电路存储单元的状态转换不一定发生在同一时刻。发生在同一时刻。时序电路分类时序电路分类 按输出方式分两类按输出方式分两类米里型时序电路的输出状态与输入和现态米里型时序电路的输出状态与输入和现态有关的电路称为米里型有关的电路称为米里型时序电路分类时序电路分类 按输出方式分两类按输出方式分两类莫尔型输出状态只与莫尔型输出状态只与现态有关的电路，称现态有关的电路，称为莫尔型。为莫尔型。时序电路的逻辑功能表示法时序电路的逻辑功

3、能表示法逻辑方程式逻辑方程式F(tn)=WX(tn),Q(tn)(5-1)输出方程输出方程Z(tn)=HX(tn),Q(tn)(5-3)驱动方程驱动方程 Q(tn+1)=GZ(tn),Q(tn)(5-2)状态方程状态方程 J1=1 K1=1计数具有记忆输入脉冲个数的作用称为计数。数码寄存器：用来存放一组二进制代码。0 四位同步二进制加法计数器74161电路可逆计数器亦称加/减计数器。解由于计数器能够在时钟脉冲作用下，自动地依次从一个状态转换到下一个状态，所以计数器无信号输入，只有进位输出信号。置最大数须跳过1110、1101、1100、1011四个状态，因此令存储电路现在的输入信号 预置端送0

4、：使计数器数据输入全0，当第N1个计数脉冲到达后，让预置数端 LD=0，当第N个计数脉冲到来时Q3Q2Q1Q0=0000，使计数器回到全0状态。如果四个发光二极管中只有一个亮，并能从左向右或从右向左依次亮，就形成了光点的移动。异步计数器有的触发器受计数脉冲控制，有的是以其它触发器输出为时钟脉冲，状态更新有先有后。单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。计数器具有记忆输入脉冲个数功能的电路称为计数器。时钟方程 CP1=CP2=CP二进制：N进制的特例。二五十进制异步加法计数器74290（T1290）的逻辑图如图所示。二五十进制异步加法计数器74290（T1290）的逻辑图如

5、图所示。时序电路的逻辑功能表示法时序电路的逻辑功能表示法状态转换表、状态转换表、状态图、时序图状态图、时序图(工作波形图工作波形图)时序电路的现态和次态，是由构成该时序电时序电路的现态和次态，是由构成该时序电路的存储电路（一般由触发器组成）的现态路的存储电路（一般由触发器组成）的现态和次态分别表示的，可用分析触发器的有关和次态分别表示的，可用分析触发器的有关方法，列出时序电路的状态表，画出时序电方法，列出时序电路的状态表，画出时序电路的卡诺图、状态图和时序图。路的卡诺图、状态图和时序图。以上四种表示方法从不同侧面突出了时序电以上四种表示方法从不同侧面突出了时序电路的逻辑功能，它们本质上是相通的

6、，可相路的逻辑功能，它们本质上是相通的，可相互转换。在实际中根据需要选用。互转换。在实际中根据需要选用。5.2 时序电路的分析方法时序电路的分析方法分析一个时序电路，就是要找出给定时序分析一个时序电路，就是要找出给定时序电路的逻辑功能。电路的逻辑功能。对具体电路而言，就是通过分析找出电路对具体电路而言，就是通过分析找出电路的状态和电路的输出在输入信号和时钟信的状态和电路的输出在输入信号和时钟信号作用下的变化规律。号作用下的变化规律。N进制N为2的自然数，N叫做计数器的容量或计数长度。74161构成六进制计数器。tn和tn+1：两个相邻的离散时间。计数具有记忆输入脉冲个数的作用称为计数。计数器的

7、初始值可由预置端任意置入。0 1 0试用74161采用复位法构成十二进制计数器。以便于状态方程和特性方程对比，求出驱动方程。按照计数器数值增减情况不同分为求状态方程、驱动方程、输出方程说明：采用置数法实现计数器时，若置数端数据不是零，可能出现无效状态，计数器清零后不能立即进入有效状态循环。存储电路现在的输入信号0 0 0Q3Q2Q1Q0=1001置数法即对计数器进行预置数。存储电路现在的输入信号集成数码寄存器几乎都采用单拍工作方式。可逆计数器亦称加/减计数器。Q3Q2Q1Q0=01015-50 顺序脉冲发生器波形图8421编码十进制计数器(CC40160)2 时序电路的分析方法如各种数字仪表（

8、万用表、测温表），各种数字表、钟等。0 0 0方法二：采用进位输出置数法实现。Q3Q2Q1Q0=0000Q(tn+1)=GZ(tn),Q(tn)(5-2)状态方程CP3 CP2 CP1只有输出使能信号E=0时，才有信号输出；由状态方程求得驱动方程为：可逆计数器随计数脉冲的输入可增可减地计数。得到的最简状态转换图如图所示。四位同步二进制加法计数器74161电路图5-4 例5-1的波形图如图是74290的外引脚排列图。求出驱动方程和输出方程有五个状态，应用三位二进制代码（三个触发器）八种组合中取其五种组合得二进制编码的状态转换图。分析电路组成，写逻辑方程式分析电路组成，写逻辑方程式根据给定电路，写

9、出时钟方程、驱动方程、根据给定电路，写出时钟方程、驱动方程、输出方程输出方程分析步骤分析步骤求状态方程求状态方程将驱动方程代入触发器特性方程，求出状态方程。将驱动方程代入触发器特性方程，求出状态方程。将任何一组输入变量及电路的初始状态的取值将任何一组输入变量及电路的初始状态的取值代入状态方程和输出方程，即可计算出电路的次代入状态方程和输出方程，即可计算出电路的次态值和相应输出值，然后继续这个过程，直到考态值和相应输出值，然后继续这个过程，直到考虑了所有可能的状态为止。将这些计算结果列成虑了所有可能的状态为止。将这些计算结果列成真值表的形式，就得到状态转换真值表。真值表的形式，就得到状态转换真值

10、表。概括逻辑功能概括逻辑功能进行计算和列状态转换真值表进行计算和列状态转换真值表分析过程示意图如下分析过程示意图如下 给定电路给定电路写时钟方程写时钟方程 输出方程输出方程驱动方程驱动方程状态方程状态方程特性方程特性方程计算计算CP触发沿触发沿状态表状态表时序图时序图状态图状态图概括逻辑功能概括逻辑功能例例51试分析图试分析图5-2所示时序电路的逻辑功能。所示时序电路的逻辑功能。根据图根据图5-2所示逻辑图写出：所示逻辑图写出：输出方程输出方程 nnQQF31 时钟方程：时钟方程：CP1=CP2=CP3=CP驱动方程：驱动方程：J1=1 K1=1 nnQQJ312 nQK12 nnQQJ213

11、 nQK13 时序逻辑电路的设计是分析的逆过程。二五十进制异步加法计数器Q3 Q2 Q1 Q0表5-2是状态转换表。求状态方程、驱动方程、输出方程74194的外引脚排列图1 0 0十二进制计数器的计数长度等于十二。该电路是同步六进制加法计数器，能自启动。根据图5-2所示逻辑图写出：解：根据图5-5写出：3 寄存器(register)1 10 1 0得到的最简状态转换图如图所示。8421编码十进制计数器74160是TTL型十进制加法计数器。解：两片74194组成八位右移移位寄存器。CP 0根据图5-2所示逻辑图写出：8421编码十进制计数器(CC40160)n位十进制计数器应有10n个状态。D0

12、 D1 D2 D3列状态转换表，画出状态转换图例例51J1=1 K1=1 nnQQJ312 nQK12 nnQQJ213 nQK13 将驱动方程代入将驱动方程代入JK触发器的特性方程触发器的特性方程 nnnQKQJQ 1中求得状态方程：中求得状态方程：nnQQ111 nnnnnnQQQQQQ2123112 nnnnnnQQQQQQ3132113 例例51000123 nnnQQQ111 nQ012 nQ求状态转换表和状态转换图，画波形图。求状态转换表和状态转换图，画波形图。设电路的初始状态设电路的初始状态nnQQ111 nnnnnnQQQQQQ2123112 nnnnnnQQQQQQ31321

13、13 013 nQ将这一结果作为新的初始状态，再代入状将这一结果作为新的初始状态，再代入状态方程和输出方程态方程和输出方程。将结果添入表中得到。将结果添入表中得到状态转换表。状态转换表。00 0 00 00 0 00 0表表5-2是状态转换表。是状态转换表。nQ3nQ2nQ113 nQ12 nQ11 nQ011 1 10 0 01 1 01 1 10000010 0 10 1 00 1 11 0 01 0 10 0 00 0 00 0 10 1 00 1 11 0 01 0 1123456FCP顺序顺序表表5-2 例例5-1的状态转换表的状态转换表例例5-1由状态转换表很容易画出状态转换图由状

14、态转换表很容易画出状态转换图 例例5-1Q1Q2Q3F图图5-4 例例5-1的波形图的波形图CP12345671000110该电路是同步六进制加法计数器，能自启动。该电路是同步六进制加法计数器，能自启动。有效状态有效状态无效状态无效状态有效有效循环循环自启动自启动000001010011100101Q3Q2Q1110111例例5-2试分析图试分析图5-5所示时序电路的逻辑功能。所示时序电路的逻辑功能。解：根据图解：根据图5-5写出：写出：驱动方程驱动方程时钟方程时钟方程 CP1=CP2=CP 输出方程输出方程 nnQXQF21 XJ 1nXQK21 nXQJ12 XK 2 例例5-2根据以上方

15、程计算得状态表。根据以上方程计算得状态表。驱动方程驱动方程输出方程输出方程 nnQXQF21 XJ 1nXQK21 nXQJ12 XK 2 nnnQKQJQ 1中求得状态方程：中求得状态方程：将驱动方程代入将驱动方程代入JK触发器的特性方程触发器的特性方程nnnnQXQQXQ12111 nnnnXQQXQQ22112 例例5-2nnQXQF21 nnnnQXQQXQ12111nnnnXQQXQQ22112 nQ2nQ112 nQ11 nQ表表5-3 例例5-2的状态表的状态表X 000000010 00 00 00 00 10 01 11 10 0 00 0 10 1 00 1 11 0 01

16、 0 11 1 01 1 1F确定逻辑功能：确定逻辑功能：X=0，回到，回到00状态，且状态，且F=0；只有连续输入四个或四个以上个只有连续输入四个或四个以上个1时，才使时，才使F=1否否则则F=0。故该电路称作。故该电路称作1111序列检测器。序列检测器。例例5-3试分析图试分析图5-7所示时序电路的逻辑功能。所示时序电路的逻辑功能。解：图解：图5-7所示电路为异步时序电路。根据电所示电路为异步时序电路。根据电路写出：路写出：时钟方程：时钟方程：CP1=CP3=CP CP2=Q1 输出方程：输出方程：nQF3 nQJ31 nnQQJ213 K1=1 J2=K2=1 K3=1驱动方程：驱动方程

17、：nnnQQQ1311 CP下降沿到来时方程有效下降沿到来时方程有效 nnQQ212 Q1下降沿到来时方程有效下降沿到来时方程有效 nnnnQQQQ32113 CP下降沿到来时方程有效下降沿到来时方程有效 根据驱动方程写出状态方程：根据驱动方程写出状态方程：例例5-3nQJ31 nnQQJ213 K1=1 J2=K2=1 K3=1分析异步时序电路时，只有确定状态方程分析异步时序电路时，只有确定状态方程有效，才可以将电路的初始状态和输入变量有效，才可以将电路的初始状态和输入变量取值代入状态方程取值代入状态方程。列状态转换表，画出状态转换图列状态转换表，画出状态转换图nQ3nQ2nQ113 nQ1

18、2 nQ11 nQ表表5-4 例例5-3状态转换表状态转换表 1110 1 00 1 00 0 01 0 11 1 01 1 1 000010 0 10 1 00 1 11 0 00 0 00 0 00 0 10 1 00 1 11 0 012345CP3 CP2 CP1FCP顺序顺序nnnQQQ1311 CPnnQQ212 Q1 nnnnQQQQ32113 CP例例5-3CPQ1Q2Q3图图5-9 例例5-3 的波形图的波形图状态转换图如图状态转换图如图5-8所示。所示。例例5-3由分析可知，是异步五进制加法计数器，由分析可知，是异步五进制加法计数器，能自启动。能自启动。5.3 寄存器寄存器

19、(register)在数字系统和计算机中，经常要把一些数在数字系统和计算机中，经常要把一些数据信息暂时存放起来，等待处理。据信息暂时存放起来，等待处理。寄存器就是能暂时寄存数码的逻辑器件。寄存器就是能暂时寄存数码的逻辑器件。寄存器内部的记忆单元是触发器。寄存器内部的记忆单元是触发器。一个触发器可以存储一位二进制数，一个触发器可以存储一位二进制数，N个个触发器就可以存储触发器就可以存储N位二进制数。位二进制数。主要主要数码寄存器、锁存器及移位寄存器。数码寄存器、锁存器及移位寄存器。作用作用电子数字计算机：存放参与运算的数据、电子数字计算机：存放参与运算的数据、结果、指令、地址等。结果、指令、地址

20、等。各类数字系统：存放数据、特定意义的代码各类数字系统：存放数据、特定意义的代码功能功能接收数码接收数码存放数码存放数码 输出数码输出数码 组成组成触发器触发器 门电路门电路 时序时序逻辑逻辑电路电路分类分类数码寄存器：用来存放一组二进制代码。数码寄存器：用来存放一组二进制代码。移位寄存器：在移位脉冲作用下，二进制移位寄存器：在移位脉冲作用下，二进制代码左移或右移。代码左移或右移。寄存器的作用、功能、分类及组成寄存器的作用、功能、分类及组成数码寄存器具有存储二进制代码，并可输出所存数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。具有双拍和单拍两种工作方二进制代码的功能。具有双拍和单

21、拍两种工作方式。式。双拍工作方式是指接收数码时，先清零，再接收双拍工作方式是指接收数码时，先清零，再接收数码。数码。单拍工作方式是指只需一个接收脉冲就可以完成单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。集成数码寄存器几乎都采用单拍工作方式。数码寄存器要求所存的代码与输入代码相同，故数码寄存器要求所存的代码与输入代码相同，故由由D触发器构成。触发器构成。数码寄存器数码寄存器图图5-10为四位上升沿触发为四位上升沿触发D触发器触发器74LS175的逻辑的逻辑图。在时钟脉冲图。在时钟脉冲CP上升沿到来时，实现数据的并上升沿到

22、来时，实现数据的并行输入行输入-并行输出并行输出(parallel in,parallel out)。数码寄存器数码寄存器QDQ D=0时，时，Q=0；CP由由1变变0时，由于时，由于CP=0，将，将D和和 信号信号封锁住封锁住,基本基本RS触发触发器的输出状态不变，器的输出状态不变，实现了锁存功能。实现了锁存功能。D当当CP=1时，两个与或非时，两个与或非门构成基本门构成基本RS触发器触发器：0 Q若若D=l，得，得QDQ 锁存器锁存器当当CP由由1变变0时时()，即锁存信，即锁存信号到达时，号到达时，Q的状态被锁存。的状态被锁存。如图为八位如图为八位D锁存器锁存器74LS 373 的逻辑图

23、。的逻辑图。三态输出。三态输出。而而E=1时，输出为高组态。时，输出为高组态。在在CP，E=0时，时，Q=D。锁存器锁存器只有输出使能信号只有输出使能信号E=0时，时，才有信号输出；才有信号输出；保 持输 入1 0 0置最大数须跳过1110、1101、1100、1011四个状态，因此令四个脉冲过去之后，移位寄存器的波形图如图示：如图为八位D锁存器74LS 373 的逻辑图。Q(tn+1)=GZ(tn),Q(tn)(5-2)状态方程当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0=0000。由状态方程求得驱动方程为：数码寄存器：用来存放一组二进制代码。低位片计数器的MA

24、X/MIN接到高位片的允许输入端，这样，只有计数到最大/最小时，才允许高位片计数器计数，否则不允许计数。使 ，当计到Q3Q2Q1Q0=1100，计数器Q3Q2Q1Q0=0000。按照计数器数值增减情况不同分为根据驱动方程写出状态方程：Q3Q2Q1Q0=1100S0（1）S0（1）根据驱动方程和输出方程画出逻辑图如图5-61所示。0 锁存器锁存器图图5-12 八位八位D锁存器引脚图锁存器引脚图移位寄存器移位寄存器(shift register)移位寄存器不仅可以存储代码，还可以将代码移位。移位寄存器不仅可以存储代码，还可以将代码移位。四位右移移位寄存器的原理：四位右移移位寄存器的原理：各触发器的

25、次态方程为：各触发器的次态方程为：n21n3QQ n11n2QQ n01n1QQ I1n0DQ 四个脉冲过去之后，移位寄存器四个脉冲过去之后，移位寄存器的波形图如图示：的波形图如图示：可用于：数据的串行可用于：数据的串行-并行转换和并行转换和数据的并行数据的并行-串行转换。串行转换。四位双向移位寄存器四位双向移位寄存器74194的逻辑图的逻辑图 dR清零清零保持保持右移右移左移左移送数送数 0 00 11 01 101111工作状态工作状态S1 S0表表5-4 74194的工作状态表的工作状态表74194的外引脚排列图的外引脚排列图例例5-4试分析图试分析图5-17所示电路的逻辑功能。所示电路

26、的逻辑功能。解：两片解：两片74194组成八组成八位右移移位寄存器。位右移移位寄存器。并 行 输 入 数 据 为并 行 输 入 数 据 为0N1N2N3N4N5N6N7，右，右移 串 行 输 入 数 据 为移 串 行 输 入 数 据 为SR=1。0 N1N2N3 N4 N5 N6 N710S1S0=01右移右移N7N6N5N4N3N2N1000 1S1S0=11 送数送数1 0 N1N2 N3 N4 N5 N61 1 0 N1 N2 N3N4 N51 1 1 0 N1 N2 N3 N41 1 1 1 0N1 N2 N31 1 1 1 1 0 N1 N21 1 1 1 1 1 0 N11 1 1

27、 1 1 1 1 01启动命令启动命令ST=0使使S1S0=11送数。送数。5.4计数器计数器计数具有记忆输入脉冲个数的作用称为计计数具有记忆输入脉冲个数的作用称为计数。数。计数器具有记忆输入脉冲个数功能的电路计数器具有记忆输入脉冲个数功能的电路称为计数器。称为计数器。用途计数器是现代数字系统中不可缺少的用途计数器是现代数字系统中不可缺少的组成部分。主要用于计数、定时、分频和组成部分。主要用于计数、定时、分频和进行数字计算等。如各种数字仪表（万用进行数字计算等。如各种数字仪表（万用表、测温表），各种数字表、钟等。表、测温表），各种数字表、钟等。计数器的分类计数器的分类按照各个触发器状态更新情况

28、的不同可按照各个触发器状态更新情况的不同可分为分为同步计数器各触发器受同一时钟脉冲同步计数器各触发器受同一时钟脉冲输输入计数脉冲控制，同步更新状态。入计数脉冲控制，同步更新状态。异步计数器有的触发器受计数脉冲控制，异步计数器有的触发器受计数脉冲控制，有的是以其它触发器输出为时钟脉冲，有的是以其它触发器输出为时钟脉冲，状态更新有先有后。状态更新有先有后。计数器的分类计数器的分类按照计数长度按照计数长度(计数容量计数容量)的不同分为的不同分为N进制进制N为为2的自然数，的自然数，N叫做计数器的容叫做计数器的容量或计数长度。量或计数长度。对于计数器的一位而言，电路有对于计数器的一位而言，电路有N个状

29、态，个状态，该计数器就为该计数器就为N进制计数器。例如八进制进制计数器。例如八进制计数器电路，一位八进制计数器应有八个计数器电路，一位八进制计数器应有八个状态，二位八进制计数器应有六十四个状状态，二位八进制计数器应有六十四个状态。态。n位八进制计数器应有位八进制计数器应有8n个状态。个状态。二进制：二进制：N进制的特例。此时，进制的特例。此时，N=2，对，对于于n位二进制计数器，共有位二进制计数器，共有2n(2、4、8、16、32.)个状态。个状态。十进制：十进制：N进制的特例。此时，进制的特例。此时，N=10。一。一位十进制计数器应有十个状态，二位十进制位十进制计数器应有十个状态，二位十进制

30、计数器应有计数器应有100个状态。个状态。n位十进制计数器应位十进制计数器应有有10n个状态。个状态。计数器的分类计数器的分类按照计数器数值增减情况不同分为按照计数器数值增减情况不同分为加法计数器随计数脉冲的输入递增计数。加法计数器随计数脉冲的输入递增计数。减法计数器随计数脉冲的输入递减计数。减法计数器随计数脉冲的输入递减计数。可逆计数器随计数脉冲的输入可增可减地可逆计数器随计数脉冲的输入可增可减地计数。计数。本节主要介绍集成计数器。本节主要介绍集成计数器。集成计数器集成计数器二进制计数器二进制计数器8421编码十进制计数器编码十进制计数器(CC40160)二二五五十进制异步加法计数器十进制异

31、步加法计数器可逆可逆(加加/减减)计数器计数器用中规模集成计数器构成任意进制计数用中规模集成计数器构成任意进制计数器器移位寄存器型计数器移位寄存器型计数器扭环型计数器扭环型计数器 输 入5421码十进制计数器利用输入脉冲封锁译码门存储电路现在的输入信号74194的外引脚排列图启动命令ST=0使S1S0=11送数。0 0 03 寄存器(register)0 1 0解由于计数器能够在时钟脉冲作用下，自动地依次从一个状态转换到下一个状态，所以计数器无信号输入，只有进位输出信号。单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。异步计数器有的触发器受计数脉冲控制，有的是以其它触发器输出为时

32、钟脉冲，状态更新有先有后。低位片计数器的MAX/MIN接到高位片的允许输入端，这样，只有计数到最大/最小时，才允许高位片计数器计数，否则不允许计数。Q3Q2Q1Q0=1011有双时钟结构和单时钟结构74194的工作状态表根据驱动方程和输出方程画出逻辑图如图5-61所示。CC40160功能表如表5-6所示。二进制计数器二进制计数器四位同步二进制加法计数器四位同步二进制加法计数器74161电路电路清零端清零端预置数预置数端端(送数送数)计数：计数：P=T=1（Cr=1，LD=1）保持：保持：P=0，T=1；P=1，T=074161的功能表的功能表二进制计数器二进制计数器L L L L D0 D1

33、D2 D3计计 数数保保 持持保保 持持Q0 Q1 Q2 Q3输输 出出L H L D0 D1 D2 D3H H H H H H L H H L Cr LD P T CP D0 D1 D2 D3输输 入入表表5-5 74161功能表功能表 74161的逻辑符号和外引脚图的逻辑符号和外引脚图二进制计数器二进制计数器74161的逻辑符号的逻辑符号二进制计数器二进制计数器74161的波形图的波形图例例55试用试用74161构成八位二进制加法计数器。构成八位二进制加法计数器。解八位计数器要两片解八位计数器要两片74161。可接成同步或。可接成同步或异步方式。异步方式。同步方式同步方式异步连接方式：异步

34、连接方式：同步连接方式同步连接方式异步连接方式异步连接方式0 0 1将驱动方程代入JK触发器的特性方程1 1 1Cr LD EP ET CP D0 D1 D2 D3n位八进制计数器应有8n个状态。移位寄存器(shift register)由状态转换表很容易画出状态转换图解由于计数器能够在时钟脉冲作用下，自动地依次从一个状态转换到下一个状态，所以计数器无信号输入，只有进位输出信号。可逆计数器亦称加/减计数器。Q3Q2Q1Q0=10103 寄存器(register)Q3Q2Q1Q0=00005421码十进制计数器Q3Q2Q1Q0=1010计数器具有记忆输入脉冲个数功能的电路称为计数器。CP下降沿到

35、来时方程有效K1=1 J2=K2=1 M=10，与非门必须对12(1100)译码。0 1 18421编码十进制计数器异步计数器有的触发器受计数脉冲控制，有的是以其它触发器输出为时钟脉冲，状态更新有先有后。8421编码十进制计数器编码十进制计数器8421编码十进制计数器编码十进制计数器74160是是TTL型十进型十进制加法计数器。制加法计数器。CC40160是是MOS型十进制型十进制加法计数器。加法计数器。CC40160是由是由TTL系列系列74160移植过来的，移植过来的，逻辑功能及引脚排列图完全一致。逻辑功能及引脚排列图完全一致。其特点是其特点是计数器的初始值可由预置端任意置入。计数器的初始

36、值可由预置端任意置入。电路内部采用快速提前进位，为级联方便电路内部采用快速提前进位，为级联方便而专门有进位输出端。而专门有进位输出端。预置数与预置数与CP同步，清零与同步，清零与CP异步。异步。CC40160功能表如表功能表如表5-6所示。所示。L L L L D0 D1 D2 D3计计 数数保保 持持保保 持持Q0 Q1 Q2 Q3输输 出出L H L D0 D1 D2 D3H H H H H H L H H L Cr LD EP ET CP D0 D1 D2 D3输输 入入表表5-6 CC40160功能表功能表8421编码十进制计数器编码十进制计数器CC40160的波形图如图的波形图如图5

37、-30所示。所示。8421编码十进制计数器编码十进制计数器CC40160的外引脚排列图如图的外引脚排列图如图5-31所示。所示。8421编码十进制计数器编码十进制计数器二二五五十进制异步加法计数器十进制异步加法计数器二二五五十进制异步加法计数器十进制异步加法计数器74290（T1290）的逻辑图如图所示。）的逻辑图如图所示。二进制计数二进制计数五进制计数器五进制计数器8421码十进制计数器码十进制计数器5421码十进制计数码十进制计数器器复复位位置位置位表表57是是74290的功能表。的功能表。二二五五十进制异步加法计数器十进制异步加法计数器CP CP 0 0 CP CP Q0 Q3 CP C

38、P0 CP1有有0 1 1 1 1 0 0 S0（1）S0（1）二进制计数二进制计数五进制计数五进制计数8421码十进制计数码十进制计数5421码十进制计数码十进制计数 1 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0Q3 Q2 Q1 Q0输输 出出有有0 0 0 1 1 1 1R0（1）R0（1）输输 入入表表5-7 74290功能表功能表结果、指令、地址等。异步计数器有的触发器受计数脉冲控制，有的是以其它触发器输出为时钟脉冲，状态更新有先有后。十进制：N进制的特例。利用中规模集成计数器构成任意进制计数器的方法归纳起来有乘数法、复位法和置数法。解对于十二进制计数器，当输入十二个

39、计数脉冲后，Q3Q2Q1Q0=0000，使计数器回到全0状态。置零复位法：利用Cr=0时 Q3Q2Q1Q0=0000，使计数器回到全0状态。当CP=1时，两个与或非门构成基本RS触发器：如果用N进制计数器构成M进制计数器，需要跳过（NM）个状态。方法二：采用进位输出置数法实现。电路由计数器和译码器组成tn和tn+1：两个相邻的离散时间。0 1 0解：图5-7所示电路为异步时序电路。实现二进制和五进制计数H L D0 D1 D2 D3表5-7 74290功能表有五个状态，应用三位二进制代码（三个触发器）八种组合中取其五种组合得二进制编码的状态转换图。Q3Q2Q1Q0=1001解由于计数器能够在时

40、钟脉冲作用下，自动地依次从一个状态转换到下一个状态，所以计数器无信号输入，只有进位输出信号。保 持列状态转换(表59)所示，画状态转换图(图558)。二二五五十进制异步加法计数器十进制异步加法计数器如图是如图是74290的外引脚排列图。的外引脚排列图。74290的应用：的应用：实现二进制和五进制计数实现二进制和五进制计数实现实现8421码十进制计数：码十进制计数：52=10二二五五十进制异步加法计数器十进制异步加法计数器实现实现5421码模码模10计数计数1 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 0 00 0 1 10 0 1 00 0 0 1 0 0 0

41、0Q0Q3Q2Q15 4 2 1实现任意进制计数实现任意进制计数实现模实现模7加法计数器加法计数器:主要的主要的7个状态个状态00000110为主循环状态，为主循环状态，0111出现后瞬间即逝。出现后瞬间即逝。二二五五十进制异步加法计数器十进制异步加法计数器可逆（加可逆（加/减）计数器减）计数器可逆计数器亦称加可逆计数器亦称加/减计数器。减计数器。有双时钟结构和单时钟结构有双时钟结构和单时钟结构双时钟结构有两个计数脉冲输入端的加双时钟结构有两个计数脉冲输入端的加/减计减计数器为双时钟结构。其中一个为加法计数脉数器为双时钟结构。其中一个为加法计数脉冲输入端，另一个为减法计数脉冲输入端。冲输入端，

42、另一个为减法计数脉冲输入端。单时钟结构有一个计数脉冲输入端的加单时钟结构有一个计数脉冲输入端的加/减计减计数器数器同步十进制加减计数器同步十进制加减计数器74190为单时钟结构。为单时钟结构。它是靠加它是靠加/减控制端的控制来实现加法或减法减控制端的控制来实现加法或减法计数的。计数的。1 1存储电路现在的输入信号故也只有一个输出端F。3 寄存器(register)异步计数器有的触发器受计数脉冲控制，有的是以其它触发器输出为时钟脉冲，状态更新有先有后。CP3 CP2 CP1 由状态转换表很容易画出状态转换图将环型计数器的反馈函数 ，改为利用输入脉冲封锁译码门解光点移动可通过发光二极管的亮、灭变化

43、显示出来。解：根据图5-5写出：移位寄存器型计数器3 寄存器(register)Q3Q2Q1Q0=10110 1 0试设计一个串行数据1111序列检测器。n位十进制计数器应有10n个状态。解：图5-7所示电路为异步时序电路。它是靠加/减控制端的控制来实现加法或减法计数的。置零复位法：利用Cr=0时 Q3Q2Q1Q0=0000，使计数器回到全0状态。例用74161构成十进制计数器。预置数预置数 只要在置入端加入负脉冲，就可以对计数只要在置入端加入负脉冲，就可以对计数器置数，器置数，Q3Q2Q1Q0=D3D2D1D0。加加/减计数减计数 M=0，做加法计数，做加法计数，M=1时，做减法计时，做减法

44、计数。数。利用允许端可以使多利用允许端可以使多片级联为同步工作方片级联为同步工作方式。低位片计数器的式。低位片计数器的MAX/MIN接到高位接到高位片的允许输入端，这片的允许输入端，这样，只有计数到最大样，只有计数到最大/最小时，才允许高最小时，才允许高位片计数器计数，否位片计数器计数，否则不允许计数。则不允许计数。可逆（加可逆（加/减）计数器减）计数器保持保持 允许端为低电平时，做加允许端为低电平时，做加/减计数。减计数。为高电平时，加减计数器处于保持状态。为高电平时，加减计数器处于保持状态。用用MSI计数器构成任意进制计数器计数器构成任意进制计数器利用中规模集成计数器构成任意进制计数利用中

45、规模集成计数器构成任意进制计数器的方法归纳起来有乘数法、复位法和置器的方法归纳起来有乘数法、复位法和置数法。数法。解对于十二进制计数器，当输入十二个计数脉冲后，Q3Q2Q1Q0=0000，使计数器回到全0状态。求状态方程、驱动方程、输出方程0 Cr LD EP ET CP D0 D1 D2 D3CP3 CP2 CP11 0 00 1 08421码十进制计数器四位同步二进制加法计数器74161电路由状态方程求得驱动方程为：十二进制计数器状态转换图0 1 0画状态转换图或状态转换表。如图是74290的外引脚排列图。S1S0=00保持 10秒。将移位寄存器首尾相接即构成环型计数器。解：当74161计

46、数到Q3Q2Q1Q0=1001时，使 =0，为置数创造了条件。可以在计数到某个数之后，置入最大数，然后接着从0开始计数。可逆计数器亦称加/减计数器。将驱动方程代入JK触发器的特性方程乘数法乘数法将两个计数器串接起来，即计数脉冲接到将两个计数器串接起来，即计数脉冲接到N进制计数器的时钟输入端，进制计数器的时钟输入端，N进制计数器的进制计数器的输出接到输出接到M进制计数器的时钟输入端，则进制计数器的时钟输入端，则两个计数器一起构成了两个计数器一起构成了NM进制计数器。进制计数器。74290就是典型例子，二进制和五进制计数就是典型例子，二进制和五进制计数器构成器构成25=10进制计数器。进制计数器。

47、复位法复位法用复位法构成用复位法构成N进制计数器所选用的中规进制计数器所选用的中规模集成计数器的计数容量必须大于模集成计数器的计数容量必须大于N。当。当输入输入N个计数脉冲之后，计数器应回到全个计数脉冲之后，计数器应回到全0状态。状态。置零复位法：利用置零复位法：利用Cr=0时时 Q3Q2Q1Q0=0000，使计数器回到全使计数器回到全0状态。状态。预置端送预置端送0：使计数器数据输入全：使计数器数据输入全0，当第，当第N1个计数脉冲到达后，让预置数端个计数脉冲到达后，让预置数端 LD=0，当，当第第N个计数脉冲到来时个计数脉冲到来时Q3Q2Q1Q0=0000，使计，使计数器回到全数器回到全0

48、状态。状态。方法一采用复位法和状态译码置数法构成可控计数器。画状态转换图或状态转换表画状态转换图或状态转换表。如果用N进制计数器构成M进制计数器，需要跳过（NM）个状态。根据图5-2所示逻辑图写出：电路内部采用快速提前进位，为级联方便而专门有进位输出端。画状态转换图和时序图在数字系统和计算机中，经常要把一些数据信息暂时存放起来，等待处理。在连续计数脉冲的作用下，计数器由开始从0000、0001、1000、1001循环计数8421码十进制计数器。试分析图5-5所示时序电路的逻辑功能。画状态转换图和时序图1 1 0四位同步二进制加法计数器74161电路Q3Q2Q1Q0=1001集成数码寄存器几乎都

49、采用单拍工作方式。1 1 1 1 1 1 1 0用两片74161及必要的逻辑门设计一个36进制加法计数器，方法不限，要求画出所设计的逻辑电路图。寄存器的作用、功能、分类及组成置数法置数法置数法即对计数器进行预置数。置数法即对计数器进行预置数。在计数器计到最大数时，置入计数器状态在计数器计到最大数时，置入计数器状态转换图中的最小数，作为计数循环的起点；转换图中的最小数，作为计数循环的起点；可以在计数到某个数之后，置入最大数，可以在计数到某个数之后，置入最大数，然后接着从然后接着从0开始计数。开始计数。如果用如果用N进制计数器构成进制计数器构成M进制计数器，进制计数器，需要跳过（需要跳过（NM）个

50、状态。或在）个状态。或在N进制进制计数器计数长度中间跳过（计数器计数长度中间跳过（NM）个状）个状态。态。例例试用试用74161采用复位法构成十二进制计数器。采用复位法构成十二进制计数器。解对于十二进制计数器，当输入十二个计数解对于十二进制计数器，当输入十二个计数脉冲后，脉冲后，Q3Q2Q1Q0=0000，使计数器回到，使计数器回到全全0状态。而对于四位二进制加法计数器，状态。而对于四位二进制加法计数器，输入十二个计数脉冲后，输入十二个计数脉冲后，Q3Q2Q1Q0=1100，所以要用所以要用74161构成十二进制计数器，当计构成十二进制计数器，当计到到 Q 3 Q 2 Q 1 Q 0=11 0