触发器课件精编版.ppt

1、第七章第七章 触发器和时序逻辑电路触发器和时序逻辑电路 7.1 7.1 概述概述 7.2 7.2 触发器的基本形式触发器的基本形式 7.3 7.3 触发器按逻辑功能的分类触发器按逻辑功能的分类 7.4 7.4 触发器逻辑功能的转换触发器逻辑功能的转换 7.5 7.5 触发器应用举例触发器应用举例7.6 7.6 寄存器寄存器 7.7 7.7 计数器的分析与设计计数器的分析与设计7.8 7.8 单稳态触发器单稳态触发器 7.1 概述概述触发器触发器触发器输出有两种可能的状态：触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还输出状态不只与现时的输入有关，还与原来的输出状态有关；与

2、原来的输出状态有关；触发器是有记忆功能的逻辑部件。触发器是有记忆功能的逻辑部件。按功能分类：按功能分类：R-S触发器、触发器、D型触发器、型触发器、JK触发器、触发器、T型等。型等。7.2 触发器的基本形式触发器的基本形式&a&bQQDRDS反馈反馈两个输入端两个输入端两个输出端两个输出端&a&bQQDRDS输入输入RD=0,SD=1时时若原状态：若原状态：1Q0Q 11001010输出仍保持：输出仍保持：1Q0Q&a&bQQDRDS输入输入RD=0,SD=1时时若原状态：若原状态：0Q1Q 01111010输出变为：输出变为：1Q0Q 输入输入RD=1,SD=0时时若原状态：若原状态：1Q0

3、Q 10101011输出变为：输出变为：0Q1Q&a&bQQDRDS输入输入RD=1,SD=0时时若原状态：若原状态：0Q1Q 00110101输出保持：输出保持：0Q1Q&a&bQQDRDS输入输入RD=1,SD=1时时若原状态：若原状态：10111001输出保持原状态：输出保持原状态：0Q1Q 0Q1Q&a&bQQDRDS输入输入RD=1,SD=1时时若原状态：若原状态：1Q0Q 01110110输出保持原状态：输出保持原状态：1Q0Q&a&bQQDRDS输入输入RD=0,SD=0时时0011输出全是输出全是1但当但当RD=SD=0同时变为同时变为1时，翻转快时，翻转快的门输出变为的门输出

4、变为0，另一个不得翻转。，另一个不得翻转。&a&bQQDRDS基本触发器的功能表基本触发器的功能表RDSDQ11保持原状态保持原状态0101101000同时变为同时变为 1 后不确定后不确定QRDSDQQ1、触发器是双稳态器件，只要令、触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输触发器即保持原态。稳态情况下，两输出互补。一般定义出互补。一般定义Q为触发器的状态。为触发器的状态。2、在控制端加入负脉冲，可以使触发器状、在控制端加入负脉冲，可以使触发器状态变化。态变化。SD端加入负脉冲，使端加入负脉冲，使Q=1，SD称为称为“置位置位”或或“置一置一”端。端。RD端

5、加入端加入负脉冲，使负脉冲，使Q=0，RD称为称为“复位复位”或或“清清0”端。端。7.3 触发器按逻辑功能的分类触发器按逻辑功能的分类一、一、RS触发器触发器(可控可控RS触发器）触发器）&c&dQQDRDS&a&bRSCP时钟信号时钟信号直接置直接置0或置或置1&c&dQQDRDS&a&bRSCPCP=0时时011触发器保持原态触发器保持原态CP=1时时1RS&c&dQQDRDS&a&bRSCPRS触发器的功能表触发器的功能表CPRSQ0保持保持100保持保持1011011001111不确定不确定Q简化的功能表简化的功能表RSQn+100Qn01110011不确定不确定Qn+1-下一状态（

6、下一状态（CP过后）过后）Qn-原状态原状态RDSDRSCQQ逻辑符号逻辑符号例：画出例：画出RS触发器的输出波形触发器的输出波形。CPRSQQSetReset使输出全为使输出全为1CP撤去后撤去后状态不定状态不定二、二、D触发器触发器D&c&dQQDRDS&a&bCP输入端输入端CP=0时，时，a、b门被堵，输出保持原态：门被堵，输出保持原态：011保持保持D&c&dQQDRDS&a&bCPCP=1时，时，a、b门被打开，输出由门被打开，输出由D决定：决定：若若D=01011001D&c&dQQDRDS&a&bCPCP=1时，时，a、b门被打开，输出由门被打开，输出由D决定：决定：若若D=1

7、1100110D&c&dQQDRDS&a&bCPD触发器具有在时钟脉冲触发器具有在时钟脉冲上升沿触发上升沿触发的特点。的特点。其其逻辑功能逻辑功能为：输出端为：输出端Q的状态随着输入端的状态随着输入端D的状态而变化，但总比输入端状态的变化晚一的状态而变化，但总比输入端状态的变化晚一步，即某个时钟来到之后步，即某个时钟来到之后Q的状态和该脉冲来的状态和该脉冲来到之前到之前D的状态一样。的状态一样。Qn+1=Dn RDSDD CQQD Qn+1 0 0 1 1 功能表功能表逻辑符号逻辑符号CPDQQ例：画出例：画出D触发器的输出波形。触发器的输出波形。三、三、T 和和T触发器触发器&c&dQQ&a

8、&bCP（1）T 触发器触发器来一个时钟脉来一个时钟脉冲翻转一次，冲翻转一次，也叫计数器。也叫计数器。RS工作原理工作原理100101110假设假设Q=010来一个时钟翻转一次来一个时钟翻转一次&c&dQQ&a&bCPT 触发器存在的问题触发器存在的问题1、计数脉冲必须严密配合，、计数脉冲必须严密配合，CP脉脉冲不能太长，否则触发器将产冲不能太长，否则触发器将产生空翻现象（生空翻现象（CP=1期间，输期间，输出状态翻转若干次）。出状态翻转若干次）。2、为了解决空翻现象，可以采用、为了解决空翻现象，可以采用主从方式触发的触发器。主从方式触发的触发器。R2S2CF从从QQCPQQ电路结构电路结构C

9、PR1S1CF主主QQ反相，不能反相，不能同时工作同时工作工作原理工作原理10F主主打开打开F从从关闭关闭输出反输出反馈到馈到F主主R2S2CF从从QQCPQQCPR1S1CF主主QQ1输出反输出反馈到馈到F从从0CP工作原理工作原理F主主关闭关闭F从从打开打开0R2S2CF从从QQQQCPR1S1CF主主QQ由此可见，主从触发器一个由此可见，主从触发器一个CP 只能翻转一次。只能翻转一次。翻转时刻描述：翻转时刻描述：前沿处，输前沿处，输出交叉反馈出交叉反馈到到F主主。后沿处，输出后沿处，输出传递到传递到F从从翻翻转完成。转完成。CPRDSDCQQCP边边沿处翻沿处翻转转CP负沿负沿处翻转处翻

10、转逻辑符号逻辑符号时序图时序图CPQ下降沿翻转！下降沿翻转！（2）T触发器触发器T触发器与触发器与T 触发器触发器无本质区无本质区别，只是别，只是加入了控加入了控制端制端T。R2S2CF从从QQR1S1CF主主QQCPQQCPTT=0时时CP不起不起作用，作用，T=1时时与与T 相同。相同。T01nQnQ1nQ 功能表功能表RDSDCQQT逻辑符号逻辑符号时序图时序图CPQT（3）JK触发器触发器QQR2S2CF从从QQR1S1CF主主CPQQCPKJJK触发器触发器的功能最完的功能最完善，有两个善，有两个控制端控制端J、K。JK触发器触发器的功能的功能=0=0被封锁被封锁保持原态保持原态J=

11、K=0时：时：R2S2CF从从QQR1S1CF主主CPQQCPKJJK触发器触发器的功能的功能=1=1相当于相当于T触触发器发器T=1J=K=1时：时：R2S2CF从从QQR1S1CF主主CPQQCPKJJK触发器触发器的功能的功能=0=1 Qn=0时时01Qn+1=11J=1，K=0时：时：分两种情况分两种情况（Q=0,Q=1）R2S2CF从从QQR1S1CF主主CPQQCPKJJK触发器触发器的功能的功能=0=1 Qn=1时时1000F主被封主被封保持原态保持原态Qn+1=1R2S2CF从从QQR1S1CF主主CPQQCPKJJK触发器触发器的功能的功能=1=0Qn+1=0同样原理：同样原

12、理：J=0，K=1时：时：R2S2CF从从QQR1S1CF主主CPQQCPKJJKQn+100Qn01010111nQ功能表功能表逻辑符号逻辑符号RDSDCQQKJ 由以上功能可以看出：它既有记由以上功能可以看出：它既有记忆功能（当忆功能（当J=K=0时），又能置时），又能置0（J=0,K=1）、置）、置1（J=1,K=0),而且而且还能计数（还能计数（J=K=1时时)，所以它的功能，所以它的功能最完善。最完善。时序图时序图CPKJQJQ 保持保持T1.JK触发器转换成触发器转换成D触发器触发器CQQKJD CP 7.4 触发器逻辑功能的转换触发器逻辑功能的转换2.JK触发器转换成触发器转换成

13、T触发器触发器CQQKJTCP3.D触发器转换成触发器转换成T 触发器触发器CQQDCP 7.5 应用举例应用举例例：例：四人抢答电路四人抢答电路。四人参加比赛，每人。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作指示灯亮。并且，其它按钮按下时不起作用。用。电路的核心是电路的核心是74LS175四四D触发器。它触发器。它的内部包含了四个的内部包含了四个D触发器，各输入、输出触发器，各输入、输出以字头相区别，管脚图见下页。以字头相区别，管脚图见下页。CLRD CPQQCLRD CPQQCLRD CPQQCLRD CP

14、QQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟时钟清零清零USC公用清零公用清零公用时钟公用时钟74LS175管脚图管脚图+5V1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP&1&2&2清零清零CP赛前先清零赛前先清零0输出为零发输出为零发光管不亮光管不亮1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP+5V&1&2&2清零清零CP1反相端都为反相端都为11开启开启1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP&1&2&2清零清零CP+5V若有一按钮被按下若有一按钮被按下，比如第一个钮。，比如第一个钮。=1=000被封被封这时其它按钮被这

15、时其它按钮被按下也没反应按下也没反应 时序电路时序电路必然具有记忆必然具有记忆功能，因而组功能，因而组成时序电路的成时序电路的基本单元是触基本单元是触发器。发器。时序逻辑电路的特点时序逻辑电路的特点 在数字电路中，凡是任一时刻的在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，稳定输出不仅决定于该时刻的输入，而且而且还和电路原来的状态有关还和电路原来的状态有关者，都者，都叫做时序逻辑电路，简称叫做时序逻辑电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XYZW 7.6 寄存器寄存器 寄存器是计算机的主要部件之一，寄存器是计算机的主要部件之一，它用来暂时存放数据或

16、指令。一个触发它用来暂时存放数据或指令。一个触发其只能寄存一位二进制数。其只能寄存一位二进制数。寄存器存取数据分为：并行和串行寄存器存取数据分为：并行和串行两种。两种。数码寄存器和移位寄存器。数码寄存器和移位寄存器。Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲(CP)四位数码寄存四位数码寄存器器一、数码寄存器一、数码寄存器 (寄存数码和清除原有数码的功能）寄存数码和清除原有数码的功能）二、移位寄存器二、移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据，在每个移位脉冲的作用下，

17、向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)根据移位数根据移位数据的输入输据的输入输出方式，又可出方式，又可将它分为将它分为串串行行输输入入串串行输行输出出、串串行输行输入入并并行输行输出出、并并行输行输入入串串行输行输出出和和并并行行输输入入并并行输行输出出四种电路结四种电路结构：构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出

18、并入串出并入串出并入并出并入并出QQ DQQ DQQ DQQ D&A0A1A2A3SDRDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位串入四位串入-串出的左移寄存器串出的左移寄存器初始状态：初始状态：设设A3A2A1A0 1011 在存数脉冲作用下，也有在存数脉冲作用下，也有 Q3Q2Q1Q0 1011 。D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210 下面将下面将重点讨论重点讨论 兰颜色的兰颜色的 那部分那部分电电路路的

19、工作的工作原理。原理。D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32101 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2

20、Q1Q0 1011QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210用波形图表示如下：用波形图表示如下：1 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态Q3Q2Q1Q0 1011Q3Q2Q1Q0C

21、PCP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 0QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210四位串入四位串入-串出的串出的左移左移寄存器：寄存器：D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 2QDQQ3DQDQD移位移位脉冲脉冲CP0串行串行输出输出Q1Q2Q0四位串入四位串入-串出的串出的右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 0 0D0 Q Q1 1 四位串入四位串入-串出的串出的左移左移寄存器：寄存器：D0

22、L LD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2 四位串入四位串入-串出的串出的右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 R RD0 Q Q1 1 “L L”即需即需左移的输左移的输入数据入数据 “R R”即需即需右移的输右移的输入数据入数据 VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194右移右移串行串行输入输入左移左移串行串行输入输入并行输入并行输入VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQ

23、CQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向右移动向右移动)左移左移(从从QD向左移动向左移动)并入并入 CLRCPS1 S0功功 能能 7.7 计数器的分析与设计计数器的分析与设计 一、计数器的功能和分类一、计数器的功能和分类1.计数器的计数器的功能功能 记忆输入脉冲的个数；用于定时、分记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。频、产生节拍脉冲及进行数字运算等等。2.计数器的计数器的分类分类 同步计数器和异步计数器。同步计数器和异步计数器。加法计数器、减法

24、计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数容量有时也用计数器的计数容量(或称模数或称模数)来来区分各种不同的计数器，如二进制计数器、区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。十进制计数器、二十进制计数器等等。（一）、（一）、计数器的分析计数器的分析二、异步计数器的分析二、异步计数器的分析Q2D2Q1D1Q0D0Q2Q1Q0CP计数计数脉冲脉冲 在异步计数器中，有的触发器直接受输在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此发器的输

25、出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被各个触发器状态变换的时间先后不一，故被称为称为“异步计数器异步计数器”。三位二进制异步加法计数器三位二进制异步加法计数器例例1.三位二进制三位二进制异步异步加法计数器。加法计数器。Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数脉冲脉冲三位二进制异步加法计数器三位二进制异步加法计数器Q2Q1Q0 Q Q010 0 010101010100 010 1011 0 11 1000 0010 1思考题：思考题：试画出三位二进制试画出三位二进制异步减法计数器的电路异步减法计数器的电路图，并分析其工作过程。图，并分析其工作过程。优点优点

26、：电路简单、可靠：电路简单、可靠缺点缺点：速度慢：速度慢小结：小结：1、三级触发器组成的计数器，每三级触发器组成的计数器，每8个脉冲循个脉冲循环一次，所以称三位二进制计数器（或称环一次，所以称三位二进制计数器（或称8进进制、模制、模8计数器）。退而广之，计数器）。退而广之，n个触发器串个触发器串联，则可组成模数为联，则可组成模数为2n的计数器。的计数器。2、由波形图可见，、由波形图可见，Q波形的频率是波形的频率是CP波形频波形频率的一半，为分频器。率的一半，为分频器。3、计数顺序，每经一个时钟，自动加、计数顺序，每经一个时钟，自动加1，因，因此称加法计数器；此称加法计数器；4、构成减法计数器。

27、、构成减法计数器。三、同步计数器的分析三、同步计数器的分析 在同步计数器中，各个触发器都受同一在同步计数器中，各个触发器都受同一时钟脉冲时钟脉冲-输入计数脉冲的控制，因它输入计数脉冲的控制，因它们状态的更新几乎是同时的，故被称为们状态的更新几乎是同时的，故被称为“同步计数器同步计数器”。例例2.三位二进制同步加法计数器三位二进制同步加法计数器三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲CPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲三位二进制同步加法计数器三位二进制同步加法计数器CP分析步骤分析步骤:1

28、.先列写控制端的逻辑表达式：先列写控制端的逻辑表达式：J2=K2=Q1 Q0J1=K1=Q0J0=K0=1Q0：来一个来一个CP，它就翻转一次；，它就翻转一次；Q1：当：当Q01时，它可翻转一次；时，它可翻转一次；Q2：只有当：只有当Q1Q011时，它才能翻转一次。时，它才能翻转一次。2.再列写状态转换表，分析其状态转换过程。再列写状态转换表，分析其状态转换过程。2 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0

29、0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2 J1 K1 J01 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原状态原状态 控控 制制 端端 下状态下状态,CPQ0Q1Q23.还可以用波形图显示状态转换表还可以用波形图显示状态转换表Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲三位二进制同步加法计数器三位二进制同步加法计数器CP 该计数器经该计数器经8个循环一周，所以是同步个循环一周，所以是同步八进制

30、计数器（计数器的模数为八进制计数器（计数器的模数为8）。思考题：思考题：试设计一个四位二进制同步加法计试设计一个四位二进制同步加法计数器电路，并检验其正确性。数器电路，并检验其正确性。任意进制的计数器，其计数状态的转任意进制的计数器，其计数状态的转换次序未必按二进制，各触发器的时钟来换次序未必按二进制，各触发器的时钟来源也不一定相同。对这类计数器的分析，源也不一定相同。对这类计数器的分析，也可采用列表法。只是在分析过程中，要也可采用列表法。只是在分析过程中，要特别注意个触发器的翻转时刻。特别注意个触发器的翻转时刻。四、任意进制计数器的分析四、任意进制计数器的分析举例说明：例举例说明：例1Q2Q

31、2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP1.写出控制端的逻辑表达式：写出控制端的逻辑表达式：J2=Q1 Q0 ，K2 1 J1=K1 1 J0=Q2 ，K0 1 2.再列写状态转换表，分析其状态转换过程：再列写状态转换表，分析其状态转换过程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP 1 0 0 0 0 1 1 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1 1 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0CP Q2

32、 Q1 Q0 J2=K2=J1=K1=J0=K0 =Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状态下状态,1Q2Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP 如前所述，右如前所述，右图电路为图电路为异步五异步五进制加法计数器进制加法计数器。3.还可以用波形图显示状态转换表还可以用波形图显示状态转换表(略略)另有三种状态另有三种状态111、110、101不在计数循不在计数循环内，如果这些状态经若干个时钟脉冲能够进环内，如果这些状态经若干个时钟脉冲能够进入计数循环，称为能够入计数循环，称为能够自行启动自行启动。4.检验其能否检验其能否自动启动

33、自动启动？CP Q2 Q1 Q0 J2=K2=J1=K1=J0=K0 =Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状态下状态,1Q2 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0结论：结论：经检验，可以自动启动。经检验，可以自动启动。0 0 01 0 00 1 10 0 10 1 01 1 01 0 11 1 15、状态转换图、状态转换图例例2、十进制计数器、十进制计数器1、同步十进制计数器、同步十进制计数器2、二、二-五五-十进制计数器十进制计数器 用四位二进制数

34、来代表十进制数的每一位用四位二进制数来代表十进制数的每一位数，所以也称二数，所以也称二-十进制计数器（最常用的是十进制计数器（最常用的是8421编码方式）。编码方式）。二二-五五-十进制计数器十进制计数器 74LS290 74LS290 内部含有两个独立的内部含有两个独立的 计计数电路：一个是模数电路：一个是模 2 计数器计数器(CP0为为其时钟，其时钟，Q0为其输出端为其输出端)，另一个是，另一个是模模 5 计数器计数器(CP1为其时钟，为其时钟，Q3Q2Q1为其输出端为其输出端)。外部时钟外部时钟CP是先送到是先送到CP0还还 是先是先送到送到CP1，在，在Q4Q3Q2Q1这四个输出端这四

35、个输出端会形成不同的码制。会形成不同的码制。(1).74LS290的介绍的介绍Q2Q0JKQ1JKJKQ3Q3JKCP0CP1R 0(1)R 0(2)S 9(2)S 9(1)Q0Q1Q2Q374LS 290原理电路图原理电路图 下面将给出它的原理电路图：下面将给出它的原理电路图：1.只输入计数脉冲只输入计数脉冲CP0，由，由 Q0 输出，为输出，为二进制计数器。二进制计数器。2.只输入计数脉冲只输入计数脉冲CP1，由，由Q3 Q2 Q1 输出，输出，为五进制计数器。为五进制计数器。3.将将Q0 与与CP1 连接，输入计数脉冲连接，输入计数脉冲CP0，由逻辑图，由逻辑图得出各位触发器的得出各位触

36、发器的J,K端的逻辑关系式：端的逻辑关系式：J0=1 ，K0 1 J1=Q3 ，K1 1 J2=1 ，K2 1J3=Q2 Q1 ，K3 1为为8421码十进制计数器码十进制计数器。分析：计数时钟先进入分析：计数时钟先进入CP0时的计数编码。时的计数编码。CP0CPCP1Q1Q3Q2Q025Q3 Q2 Q1 0 0 00 0 10 1 00 1 11 0 0Q3 Q2 Q1 CP1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接方式形成结论：上述连

37、接方式形成 8421 码。码。0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数 再分析：计数时钟先进入再分析：计数时钟先进入CP1时的计数编码。时的计数编码。CP0CPQ02CP1Q1Q3Q25Q3 Q2 Q1 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方结论：上述连接方式形成式形成 5421 码。码。0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1

38、0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数Q0 Q3 Q2 Q1 CP0CP0CP1R 0(1)R 0(2)S 9(2)S 9(1)VCCQ0Q2Q1Q3GND1234567141312111098QAQDQBQCS 9(2)SR 9(1)R 0(2)R 0(1)CPBCPA74LS29074LS 290 管脚

39、分布图管脚分布图CP0CP1Q3Q2Q1Q0S 9(2)S 9(1)R 0(2)R 0(1)74LS290R 0(1)R 0(2)S 9(1)S 9(2)Q3 Q2 Q1 Q0 X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 290 功能表功能表（二）、计数器的设计（二）、计数器的设计 计数器的设计方法很多，大抵可分为计数器的设计方法很多，大抵可分为两类：一是根据要求用触发器两类：一是根据要求用触发器(Flip-Flop)构成，二是利用具有特定功能的中规模集

40、构成，二是利用具有特定功能的中规模集成组件适当连接而成。成组件适当连接而成。一、利用触发器设计某计数电路一、利用触发器设计某计数电路举例说明其设计步骤：举例说明其设计步骤：数字控制装置中常用的步进电动机数字控制装置中常用的步进电动机有有 A、B、C 三个绕组。电动机运行时要三个绕组。电动机运行时要求三个绕组以求三个绕组以 A AB B BC C CA再回到再回到A的顺序循环通电，试设计满足这的顺序循环通电，试设计满足这一控制要求的计数电路。一控制要求的计数电路。设计步骤设计步骤如下：如下：(1).根据任务要求，确定计数器根据任务要求，确定计数器的模数和所需的触发器个数。的模数和所需的触发器个数

41、。这个任务所需计数器的模数这个任务所需计数器的模数为为 6，触发器的个数为，触发器的个数为 3。(2).确定触发器的类型。确定触发器的类型。最常用的触发器有最常用的触发器有 D触发器和触发器和JK触发器，本任务中选用触发器，本任务中选用JK触发触发器。器。001011010110100101以以QCQBQA 为序排列：为序排列：(3).列写状态转换表或转换图。列写状态转换表或转换图。用三个触发器的输出端用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组分别控制电动机的三个绕组A、B、C，并以，并以“1”表示通电，表示通电，“0”表表示不通电。示不通电。(4).根据所选触发器的激励表，

42、根据所选触发器的激励表，确定各个触发器在状态转换时对控制确定各个触发器在状态转换时对控制端的电平要求。端的电平要求。J K Q N Q N+1JK触发器的功能表触发器的功能表 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Q N Q N+1 J KJK触发器的驱动表触发器的驱动表0 0 0 X0 1 1 X1 0 X 11 1 X 0 注意：注意：“X”即可即可“0”可可“1”。QC QB QA QC QB QA JC KC JB KB JA KA 原原 状状 态态 下下 状状 态态 对各控制端的电平要求对各控制

43、端的电平要求,0 0 1 0 1 1 0 X 1 X X 0 0 1 1 0 1 0 0 X X 0 X 1 0 1 0 1 1 0 1 X X 0 0 X 1 1 0 1 0 0 X 0 X 1 0 X 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 1 X 1 0 X X 0步进电动机绕组通电激励表步进电动机绕组通电激励表(5).根据各状态下对控制端电平的要求，用根据各状态下对控制端电平的要求，用卡诺图化简，写出各个控制端的逻辑表达式：卡诺图化简，写出各个控制端的逻辑表达式：JC=QA KC=QA JB=QC KB=QC JA=QB KA=QB QCQCJCKCQBQB

44、JBKBJAQAQAKARDRDSD预置数预置数计数脉冲计数脉冲CP(6).画出计数器的逻辑电路图。画出计数器的逻辑电路图。(7).检验该计数电路能否自动启动。检验该计数电路能否自动启动。本计数电路有三个触发器，可有本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚八个状态组合，可是只用去六个，尚有两有两 个未利用，因此需要检验一下能个未利用，因此需要检验一下能否自行启动。否自行启动。二、利用集成功能组件设计计数电路二、利用集成功能组件设计计数电路 74LS290 内部含有两个独立的内部含有两个独立的 计计数电路：一个是模数电路：一个是模 2 计数器计数器(CP0为其为其时钟，时钟，

45、Q0为其输出端为其输出端)，另一个是模，另一个是模 5 计数器计数器(CP1为其时钟，为其时钟，Q3Q2Q1为其为其输出端输出端)。外部时钟外部时钟CP是先送到是先送到CP0还还 是是先送到先送到CP1，在，在Q4Q3Q2Q1这四个输这四个输出端会形成不同的码制。出端会形成不同的码制。1.中规模计数器组件中规模计数器组件74LS290 的介绍的介绍Q2Q0JKQ1JKJKQ3Q3JKCP0CP1R 0(1)R 0(2)S 9(2)S 9(1)Q0Q1Q2Q374LS 290原理电路图原理电路图 下面将给出它的原理电路图：下面将给出它的原理电路图：R 0(1)R 0(2)S 9(1)S 9(2)

46、Q3 Q2 Q1 Q0 X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 290功能表功能表归纳：归纳：1.74LS 290在在“计数状态计数状态”或或“清零状态清零状态”时，时，均要求均要求S 9(1)和和S 9(2)中至少有一个必须为中至少有一个必须为“0”。2.只有在只有在R 0(1)和和R 0(2)同时为同时为“1”时，它才时，它才进入进入“清零状态清零状态”；否则；否则 它必定处于它必定处于“计数状计数状态态”。2.采用不同的连接，可以构成任意进制计

47、数器。采用不同的连接，可以构成任意进制计数器。反馈归零（置反馈归零（置“0”）法：）法：为了获得任意模数为了获得任意模数M,在第在第M个脉冲作用下，将所有个脉冲作用下，将所有“输出为输出为1”的触发的触发器的输出通过与门控制，直接接复位端，使计器的输出通过与门控制，直接接复位端，使计数器回到数器回到“0”态。态。可以把大模数的计数器改造成小模数的。可以把大模数的计数器改造成小模数的。例例1.构成构成BCD码码六进制计数器。六进制计数器。CP0CP1Q0Q3Q1Q2S 9(2)S 9(1)R 0(2)R 0(1)74LS290Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0

48、 1 10 1 0 00 1 0 10 0 0 0R 0(1)=Q1R 0(2)=Q2令令即可即可CP0 1 1 03.74LS290的应用的应用CP0CP1Q0Q3Q1Q2S 9(2)S 9(1)R 0(2)R 0(1)74LS290CP讨论：讨论：下述接法行不行下述接法行不行?错在何处错在何处?警示：切切不可将输出端相互短路警示：切切不可将输出端相互短路！CP0CP1Q0Q3Q1Q2S 9(2)S 9(1)R 0(2)R 0(1)74LS290CP&只有这样做才是正确的。只有这样做才是正确的。例例2.用两片用两片74LS 290构成构成 36 进制进制8421码码计数器。计数器。Q3 Q2

49、 Q1 Q0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数 分析：分析：1.如何解决片如何解决片间间进位问题进位问题？从右面的状态转换表从右面的状态转换表 中可以看到：个位片的中可以看到：个位片的 Q3可以给十位片提供计可以给十位片提供计数脉冲信号。数脉冲信号。分析：分析：2.如何满足如何满足“36 进制进制”的要求？的要求？十十 位位 个个 位位 0 0 3 5.共有共有36个个 稳定状态稳定状态 3

50、 60 0(0011 0110)CP0CP1Q0Q3Q1Q2S9(2)S 9(1)R 0(2)R 0(1)74LS 290(十位十位)CP0CP1Q0Q3Q1Q2S 9(2)S 9(1)R 0(2)R 0(1)74LS 290(个位个位)&CP 用两片用两片74LS 290构成构成 36 进制进制8421码码计数器计数器级连法级连法：利用两个以上的计数器串联起来，：利用两个以上的计数器串联起来，获得任意进制计数器。获得任意进制计数器。N1进制与进制与N2进制构成进制构成N进制（进制（N=N1*N2)。例例3.用用74LS 290构成构成 5421 码的码的六六进制计数器。进制计数器。0 0 0