嵌入式系统硬件设计SI基础课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《嵌入式系统硬件设计SI基础课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入式 系统 硬件 设计 SI 基础 课件
- 资源描述:
-
1、嵌入式系统硬件设计嵌入式系统硬件设计SI基础基础前言 现代电路设计不断朝高速、高密度、低电压、大电流趋势发展,信号完整性(Signal Integrity,SI)、电源完整性(Power Integrity,PI)和电磁兼容(Electromagnetic Compatibility,EMC)问题日益突出。传统设计方法显得力不从心,需综合三者间相互影响进行协同设计.SI挑战n SI问题是电路高速化的产物,电路高速化指电路中信号的有效带宽增加,主要表现在系统工作频率提高和数字信号边沿率加快两方面。高速电路常见的SI问题包括:反射(Reflection)、串扰(Crosstalk)、同时开关噪声(
2、SSN,Simultaneous Switching Noise)、时序错位与抖动(Timing Skew&Jitter)等SI挑战l2outout10.0n10.0n20.0n30.0ntime sec-1.0-0.50.00.51.01.5Y Axis Title VoltA digital signalout0.0n10.0n20.0n30.0ntime sec-1.01.03.05.06.0Voltage Volt Frequency 50MHz Risetime 1ns(10%-90%)Falltime 1ns(10%-90%)Bandwidth 350MHzSpectrum of
3、a single pulseFFT(V(1)0.0M50.0M100.0M150.0MFREQ Hz0.00.10.20.30.4Y Axis Title VoltFFT(V(1)0.0M50.0M100.0M150.0M200.0MFREQ Hz0.00.10.20.30.4Aplitude Volt10 ns risetime1 ns risetimeSpectrum of a pulse trainFFT(V(1)0.0G0.2G0.4G0.6G0.8G1.0GFREQ Hz0.00.51.01.5Amplitude VoltFFT(V(1)0.0G0.2G0.4G0.6G0.8G1.0
4、GFREQ Hz0.00.51.01.5Y Axis Title VoltThe effect of missing harmonics1st harmonic only1st and 3rd harmonic only1st to 5th harmonic1st to 21st harmonicn反射Signal integrity(SI)issueInterconnect+-I(z,t)I(z,t)VGZGZLTransmission lineLoadThevenin generatorz0LvztVZvztVZtzIvztVvztVtzVCC11,nThe voltage and cur
5、rent on each point of the line is superposition of a forward and backward voltage,travelling in opposite directions.11lcvclZCnThe voltage at each point of the line depends on the reflection coefficient at each line terminals:CLCLLZZZZvLtVvLtVnTransient behavior of voltage at each line terminals:LtLV
展开阅读全文