第七章-接口与串并行通信-微型计算机原理及应用课件.ppt

1、1第七章第七章 接口与串并行通信接口与串并行通信2第一节第一节 CPUCPU与外设之间的与外设之间的 数据传输数据传输3为了使为了使CPUCPU能适应各种各样的外设，就能适应各种各样的外设，就需要在需要在CPUCPU与外设之间增加一个接口电路，与外设之间增加一个接口电路，由它完成相应的信号转换、速度匹配、数由它完成相应的信号转换、速度匹配、数据缓冲等功能，以实现据缓冲等功能，以实现CPUCPU与外设的连接，与外设的连接，完成相应的输入输出操作。完成相应的输入输出操作。一个接口的基本作用是在系统总线和一个接口的基本作用是在系统总线和I/OI/O设备之间架起一座桥梁，以实现设备之间架起一座桥梁，以

2、实现CPUCPU与与I/OI/O设备之间的信息传输。设备之间的信息传输。4接口的功能：接口的功能：1)1)寻址功能寻址功能识别是否是识别是否是I/OI/O口的操作信号，识别是否为端口的片选信口的操作信号，识别是否为端口的片选信号，识别是芯片的哪个寄存器被访问。号，识别是芯片的哪个寄存器被访问。2)2)输入输入/输出功能输出功能根据根据CPUCPU通过控制总线送来的读写信号决定是输入操作还通过控制总线送来的读写信号决定是输入操作还是输出操作。是输出操作。3)3)可编程功能可编程功能有些接口具有可编程特性，可以通过指令设定接口的工作有些接口具有可编程特性，可以通过指令设定接口的工作方式，工作参数，

3、以满足不同外设的要求。方式，工作参数，以满足不同外设的要求。54)4)数据转换功能数据转换功能当外设提供的数据形式不是当外设提供的数据形式不是CPUCPU能直接接受的形式时，则能直接接受的形式时，则通过接口转换成通过接口转换成CPUCPU可接受的形式。如可接受的形式。如A/DA/D，串串/并转换等，并转换等，反之也一样。反之也一样。5)5)联络功能联络功能当当CPUCPU要访问外设时，首先要查询外设状态，能否接受访要访问外设时，首先要查询外设状态，能否接受访问，接口应将外设状态准备好，供问，接口应将外设状态准备好，供CPUCPU查询；或向查询；或向CPUCPU发特发特定的信号通知外设已准备好。

4、定的信号通知外设已准备好。6)6)数据缓冲功能数据缓冲功能主机与外设速度相差很大，为了防止数据丢失，主机与外设速度相差很大，为了防止数据丢失，I/OI/O接口接口均设有双向数据缓冲器。均设有双向数据缓冲器。67)7)中断管理功能中断管理功能有专门的中断管理接口，能完成中断判优、中断屏蔽，向有专门的中断管理接口，能完成中断判优、中断屏蔽，向CPUCPU送入中断类型码等功能。送入中断类型码等功能。8)8)错误检测功能错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。多数可编程芯片都能自动检测出传输过程中出现的错误。1.1.传输错误，如串口中的奇偶校验传输错误，如串口中的奇偶校验2.2.

5、覆盖错误覆盖错误9)9)复位功能复位功能能接受主机的复位信号，使系统重新启动。能接受主机的复位信号，使系统重新启动。10)10)时序控制功能时序控制功能接口电路具有自己的时钟，以满足外设在时序方面的要求接口电路具有自己的时钟，以满足外设在时序方面的要求7I/OI/O端口的编址方式：端口的编址方式：1)1)统一编址统一编址I/OI/O与存储器与存储器(RAM)RAM)的的地址不重复地址不重复，读写指令一致，只是根据地址来区分读写指令一致，只是根据地址来区分操作对象是操作对象是RAMRAM还是还是I/OI/O。优点：优点：无需专门的无需专门的I/OI/O指令，对指令，对I/OI/O操作指令丰富，可

6、进行算术和逻辑运操作指令丰富，可进行算术和逻辑运算算缺点：缺点：占用存储器地址，因外设功能占用存储器地址，因外设功能各不相同，需要复杂的电路进行时序各不相同，需要复杂的电路进行时序配合。配合。RD/WR0000H1FFFH2000H2FFFH存存储储器器I/O一致的读一致的读写信号写信号82)2)独立编址独立编址I/OI/O与存储器与存储器(RAM)RAM)的的地址重复地址重复，用不同的读写信号和，用不同的读写信号和指令区分。存储器读写：指令区分。存储器读写：MEMWMEMW，MEMRMEMR，I/OI/O读写：读写：IORIOR，IOW(PC/XT)IOW(PC/XT)优点：优点：电路简单，

7、不占用电路简单，不占用MEMMEM空间；空间；缺点：缺点：I/OI/O指令单一。指令单一。IN AL,10HOUT 10H,ALAND SI,AXADD DI,BX92828引脚，存储器、引脚，存储器、I/OI/O控制信号，控制信号，输出输出。(Memory/(Memory/InoutInout and Output)and Output)用来控制用来控制CPUCPU进行的是进行的是对存储器的访问还是对对存储器的访问还是对外部输入输出口的访问外部输入输出口的访问.高电平为对存储器的访高电平为对存储器的访问问,低电平为对低电平为对I/OI/O口的口的访问，访问，具体的高低电平具体的高低电平由指令

8、由指令(软件软件)控制。控制。7/BHE SMXMN/)(1/HLDAGTRQGND1AD142AD133AD124AD115AD106AD97AD88AD79AD610AD511AD412AD313AD214AD115AD016NMI17INTR18CLK19GND2021RESET22READY23TEST24QS125QS0)(INTA26)/(1RDTS27)(0DENS2829)(WRLOCK30)(0/HOLDGTRQ3132RD333435A19/S636A18/S537A17/S438A16/S339 AD1540 VCC)/M(2IOS(ALE)存储存储器器/IOIO选择选择

9、IO/M10CS8086CA0ANDLS138G1AG2BG2BAA7A6A5A4A3CLK1GATE1OUT1CLK2GATE2OUT2VCCD7D0D7D03YA2A1A1A0IOM/2MHzA9A8VCC指令不同指令不同,高低电高低电平不同平不同,操作的对操作的对象也不同象也不同11输入输出传送方式输入输出传送方式1)1)无条件传送方式无条件传送方式假设外设已经准备就绪，假设外设已经准备就绪，不查询外设状态，直接执行不查询外设状态，直接执行I/OI/O指令进行数据传输指令进行数据传输。输输出出锁锁存存器器输输入入缓缓冲冲器器输输出出设设备备输输入入设设备备数数据据总总线线地地址址总总线线

10、译译码码器器&MIO/WRRD一个口地址，两个端口一个口地址，两个端口端口端口地址地址12当外设作输入设备，输入数据的保持时当外设作输入设备，输入数据的保持时间相对于间相对于CPUCPU的处理时间长，所以可以直接用的处理时间长，所以可以直接用缓冲器；缓冲器；外设作为输出设备，由于外设速度比较外设作为输出设备，由于外设速度比较慢，慢，CPUCPU的数据必须在接口保持一段时间，因的数据必须在接口保持一段时间，因此必须采用锁存器。此必须采用锁存器。无条件传输时，输出时，必须确认输出无条件传输时，输出时，必须确认输出锁存器的原数据无效，才能正确输出；输入锁存器的原数据无效，才能正确输出；输入时，必须认

11、为输入缓冲器中的数据已准备好，时，必须认为输入缓冲器中的数据已准备好，否则读取错误。否则读取错误。13例：图中二极管接口电路，欲使例：图中二极管接口电路，欲使LEDLED自上而下依次发光自上而下依次发光2 2s s，编写控制程序。编写控制程序。D7D0D7D6VCCD0D6H10WRIOM/LED0LED7O7O6O0分析：因为分析：因为LEDLED总是准总是准备好，为无条件输出。备好，为无条件输出。地址：地址：1010H H，用用OUTOUT语语句向对应的数据线写句向对应的数据线写0 0。第一次：第一次：0111 11110111 1111第二次：第二次：1011 11111011 1111

12、最后：最后：1111 1110 1111 1110 MOV AL,7FH MOV AL,7FHLOP:LOP:OUT 10H,ALOUT 10H,AL CALL delay2s CALL delay2s ROR AL,1 ROR AL,1 JMP LOP JMP LOP142)2)条件传送方式条件传送方式也称为查询方式，一般查询传输时一个也称为查询方式，一般查询传输时一个I/OI/O设备有两个端口地址，设备有两个端口地址，一个为数据口一个为数据口地址，一个为状态口地址地址，一个为状态口地址。CPUCPU先读取状先读取状态口的数据态口的数据，看看当前外设的状态准备好，看看当前外设的状态准备好没有

13、，若准备好则开始读写数据口，传输没有，若准备好则开始读写数据口，传输数据；若未准备好则循环读取状态口地址数据；若未准备好则循环读取状态口地址等待外设准备好。等待外设准备好。15查询式输入如图，状态线占用一根数据线查询式输入如图，状态线占用一根数据线D0D0，STBSTB是选通是选通信号，在输入时随着数据一起从输入端口出现，信号，在输入时随着数据一起从输入端口出现，是表示输是表示输入数据已就绪的状态信号入数据已就绪的状态信号。CPUCPU先读状态口，若状态就绪，先读状态口，若状态就绪，再读数据口。再读数据口。D7D0STB锁锁存存器器缓缓冲冲器器(2)QQSETCLRD缓缓冲冲器器(1)D7D0

14、DB0H40RDIOM/H42RDIOM/CPU DBCLR1CSCS数据口数据口4242H H状态口状态口40HSTROBE:选通信号选通信号161)1)外设外设未准备好未准备好，STBSTB为为高高，D D触发器无脉冲，触发器无脉冲，CPUCPU读状读状态口态口(40(40H),H),打开缓冲器打开缓冲器(1),(1),读出读出DB0DB0为低为低,表示未准备好。表示未准备好。D7D0STB锁锁存存器器缓缓冲冲器器(2)QQSETCLRD缓缓冲冲器器(1)D7D0DB0H40RDIOM/H42RDIOM/CPU DBCLR1CSCS01172)2)外设外设准备好准备好，STBSTB为为低低

15、，a.a.打开锁存器，打开锁存器，将输入数据锁将输入数据锁存起来存起来；b.b.STB STB有下降沿脉冲，使有下降沿脉冲，使Q Q为高，为高，CPUCPU读状态口读状态口(40(40H)H)读入的读入的DB0DB0为高为高，表示数据有效，程序转而读数据口，表示数据有效，程序转而读数据口4242H H。D7D0STB锁锁存存器器缓缓冲冲器器(2)QQSETCLRD缓缓冲冲器器(1)D7D0DB0H40RDIOM/H42RDIOM/CPU DBCLR1CSCS10状态改变状态改变183)3)读数据口读数据口4242H H，a.a.打开缓冲器打开缓冲器(2)(2)，读数据线读数据线，这时，缓，这时

16、，缓冲器冲器(1)(1)高阻，所以数据线上是输入设备的数据；高阻，所以数据线上是输入设备的数据；b.b.同时，同时，读数据口的控制线将读数据口的控制线将D D触发器清零。触发器清零。Q Q端输出端输出0 0，下次再读下次再读状态口时读入的状态口时读入的DB0DB0为为0 0，表示数据未准备就绪，表示数据未准备就绪。D7D0STB锁锁存存器器缓缓冲冲器器(2)QQSETCLRD缓缓冲冲器器(1)D7D0DB0H40RDIOM/H42RDIOM/CPU DBCLR1CSCS0104)重复重复1),2),3)步骤步骤19从输入设备上输入从输入设备上输入10001000个字节的数据，传送到存储器的缓个

17、字节的数据，传送到存储器的缓冲区，外设数据端口冲区，外设数据端口4242H H，状态端口状态端口4040H H，状态线为状态线为DB0DB0DATA SEGMENT BUFFER DB 1000 DUP(?)DATA ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA LEA SI,BUFFER MOV CX,1000LOP:IN AL,40H;读状态口读状态口 TEST AL,01H;判断数据是否就绪判断数据是否就绪JZ LOP;未就绪未就绪,重复读取重复读取IN AL,42H;读数据口读数据口MOV BYTE PTR SI,ALINC SILOOP LOPHLT

18、20查询式输出如图，查询式输出如图，OBF(Output Buffer Full)OBF(Output Buffer Full):输入信号，为输入信号，为1 1表示输出缓冲器满，表示输出缓冲器满，即数据已经到外设输入口；即数据已经到外设输入口；ACK(Acknowledge):ACK(Acknowledge):输出信号，应答，为输出信号，应答，为0 0表示数据已被外表示数据已被外设取走，可以发送下一个数据。设取走，可以发送下一个数据。锁锁存存器器外外设设QQSETCLRD缓缓冲冲器器1CLRACKD7D0D7D0OBFCSH60RDIOM/H62WRIOM/CPU DB数据口数据口6262H

19、H状态口状态口60HOBFOBFACKACK211)1)CPUCPU输出数据，锁存器选通，将数据输入锁存器，同时，输出数据，锁存器选通，将数据输入锁存器，同时，D D触发器有脉冲，使触发器有脉冲，使OBFOBF为为1 1，通知外设取数据。，通知外设取数据。锁锁存存器器外外设设QQSETCLRD缓缓冲冲器器1CLRACKD7D0D7D0OBFCSH60RDIOM/H62WRIOM/CPU DB11222)2)CPUCPU读状态口，因为读状态口，因为外设速度较慢外设速度较慢，数据输入后有个读，数据输入后有个读取的过程，取的过程，所以外设未完全取走数据时，所以外设未完全取走数据时，ACKACK信号为

20、高信号为高，因此因此读取的读取的DB0DB0为高为高，表示外设还未将数据取走，表示外设还未将数据取走，CPUCPU不不能送入下一个数据。能送入下一个数据。锁锁存存器器外外设设QQSETCLRD缓缓冲冲器器1CLRACKD7D0D7D0OBFCSH60RDIOM/H62WRIOM/CPU DB111状态口状态口DB0为为1233)3)外设取走数据，外设取走数据，ACKACK信号为低信号为低，将，将D D触发器清零，触发器清零，Q Q端端输出为输出为0 0，因此，因此读取状态口的读取状态口的DB0DB0为低为低，表示外设已将数，表示外设已将数据取走，据取走，CPUCPU可以继续送入下一个数据。可以

21、继续送入下一个数据。锁锁存存器器外外设设QQSETCLRD缓缓冲冲器器1CLRACKD7D0D7D0OBFCSH60RDIOM/H62WRIOM/CPU DB0000状态口状态口DB0为为04)重复重复1),2),3)步骤步骤24将将BUFFERBUFFER区区5050个字节输出，外设数据端口个字节输出，外设数据端口6262H H，状态端状态端口口6060H H，状态线为状态线为DB0DB0。DATA SEGMENT BUFFER DB 50 DUP(3)DATA ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA LEA SI,BUFFER MOV CX,50LO

22、P:MOV AL,SI OUT 62H,AL;输出数据输出数据LOP1:IN AL,60H;读取状态口读取状态口 TEST AL,01H;判断外设是否取走数据判断外设是否取走数据JNZ LOP1;未取走未取走,等待等待INC SI;取走取走,输出下一个输出下一个LOOP LOPHLT253)3)中断传送方式中断传送方式4)4)DMA(Direct Memory Access)DMA(Direct Memory Access)传送方式传送方式I/OI/OCPU (AL,CPU (AL,AX)AX)存储器存储器I/OCPU(AL,AX)存存储储器器26PCPC机机I/OI/O端口地址分配端口地址分

23、配 虽然虽然PCPC机的机的I/OI/O地址线可有地址线可有1616根，对应的根，对应的I/OI/O编编址可达址可达6464K K字节，但由于字节，但由于IBMIBM公司当初设计微机主公司当初设计微机主板及规划接口卡时，其端口地址译码是采用非完板及规划接口卡时，其端口地址译码是采用非完全译码方式，即只考虑了低全译码方式，即只考虑了低1010位地址线位地址线A0A0A9A9，而没有考虑高而没有考虑高6 6位地址线位地址线A10A10A15A15，故其端口地址故其端口地址范围是范围是00000000H H03FFH03FFH，总共只有总共只有10241024个端口，个端口，且且将前将前512512

24、个端口分配给了主板，后个端口分配给了主板，后512512个端口分配个端口分配给了扩展槽上的常规外设。给了扩展槽上的常规外设。27后来在后来在PC/ATPC/AT系统中，作了一些调整，其中系统中，作了一些调整，其中前前256256个端口个端口(000(000H H0FFH)0FFH)供系统板上的供系统板上的I/OI/O接口接口芯片使用，后芯片使用，后768768个个(100(100H H3FFH)3FFH)供扩展槽上的供扩展槽上的I/OI/O控制卡使用。控制卡使用。目前，高档微机中使用目前，高档微机中使用1616根地址线，共根地址线，共6464K K个个8 8位位I/OI/O端口地址。端口地址。

25、28I/OI/O芯片名称芯片名称端口地址端口地址DMADMA控制器控制器1 100001FHDMADMA控制器控制器2 20C00DFHDMADMA页面寄存器页面寄存器08009FH中断控制器中断控制器1 102003FH中断控制器中断控制器2 20A00BFH定时器定时器04005FH键盘接口键盘接口06006FHRT/CMOS RAMRT/CMOS RAM07007FH协处理器协处理器0F00FFH系统板上接口芯片的端口地址系统板上接口芯片的端口地址I/OI/O接口名称接口名称端口地址端口地址游戏控制卡游戏控制卡20020FH并行口控制卡并行口控制卡1 137037FH并行口控制卡并行口控

26、制卡2 227027FH串行口控制卡串行口控制卡1 13F83FFH串行口控制卡串行口控制卡2 22F02FFH标准卡标准卡(用户用户)30031FH同步通信卡同步通信卡1 13A03AFH同步通信卡同步通信卡2 238038FH单显单显MDAMDA3B03BFH彩显彩显CGACGA3D03DFH彩显彩显EGA/VGAEGA/VGA3C03CFH硬驱控制卡硬驱控制卡1F01FFH软驱控制卡软驱控制卡3F03F7HPCPC网卡网卡36036FH扩展槽上接口控制卡的端口地址扩展槽上接口控制卡的端口地址29允许用户使用的端口地址是允许用户使用的端口地址是300300H H31FH31FH。这一段地址

27、是留给用户在开发这一段地址是留给用户在开发IBM_PCIBM_PC系列机系列机插板插板(功能模块功能模块)时，使用的端口地址，系统时，使用的端口地址，系统不会占用。除已分配的地址外，其余的地址不会占用。除已分配的地址外，其余的地址由厂商保留使用。由厂商保留使用。30I/OI/O端口地址的选用原则端口地址的选用原则1)1)凡是被系统配置所占用的地址一律不能使用；凡是被系统配置所占用的地址一律不能使用；2)2)原则上讲，未被占用的地址，用户可以使用，原则上讲，未被占用的地址，用户可以使用，但对计算机厂家声明保留的地址，不要使用。否但对计算机厂家声明保留的地址，不要使用。否则，会发生则，会发生I/O

28、I/O端口地址重叠和冲突，造成用户开端口地址重叠和冲突，造成用户开发的产品与系统不能兼容。发的产品与系统不能兼容。3)3)一般，用户可使用一般，用户可使用3003003131FHFH地址。但是地址。但是,由于由于每一个用户都可以使用每一个用户都可以使用,所以为了避免与其他用所以为了避免与其他用户开发的插板发生地址冲突户开发的插板发生地址冲突,最好采用地址开关。最好采用地址开关。31第二节第二节 可编程并行接口可编程并行接口82558255A A32并行接口概念并行接口概念并行通信就是把一个字符的各数位用几条并行通信就是把一个字符的各数位用几条线同时进行传输，并行通信的信息传输速度线同时进行传输

29、，并行通信的信息传输速度快，信息率高。用于数据传输要求较高，距快，信息率高。用于数据传输要求较高，距离较短的场合。离较短的场合。并行通信没有标准化，没有对同步和异步并行通信没有标准化，没有对同步和异步传输的严格定义。如果传输的严格定义。如果CPUCPU用一个时序信号来用一个时序信号来管理接口和设备的动作，这样的并行传输称管理接口和设备的动作，这样的并行传输称为同步传输；如果为同步传输；如果CPUCPU和接口设备之间只用应和接口设备之间只用应答信号联系答信号联系，这样的传输称为异步传输。这样的传输称为异步传输。331.1.82558255A A的内部结构的内部结构82558255A A是是Int

30、elIntel系列的并行接口芯片，它是可编程的，可以系列的并行接口芯片，它是可编程的，可以用来设置其工作方式，不需要再附加外部电路。用来设置其工作方式，不需要再附加外部电路。数数据据总总线线缓缓冲冲器器读读/写写控控制制逻逻辑辑A组组控控制制A组组端端口口A(8)A组组端端口口C上上半半部部(4)B组组端端口口C下下半半部部(4)B组组端端口口B(8)B组组控控制制RDWRA0A1RESETCSI/O PA7PA0I/O PC7PC4I/O PC3PC0I/O PB7PB0DB8位位内内部部数数据据总总线线34接口的功能：接口的功能：1)1)寻址功能寻址功能识别是否是识别是否是I/OI/O口的

31、操作信号，识别是否为端口的片选信口的操作信号，识别是否为端口的片选信号，识别是芯片的哪个寄存器被访问。号，识别是芯片的哪个寄存器被访问。2)2)输入输入/输出功能输出功能根据根据CPUCPU通过控制总线送来的读写信号决定是输入操作还通过控制总线送来的读写信号决定是输入操作还是输出操作。是输出操作。3)3)可编程功能可编程功能有些接口具有可编程特性，可以通过指令设定接口的工作有些接口具有可编程特性，可以通过指令设定接口的工作方式，工作参数，以满足不同外设的要求。方式，工作参数，以满足不同外设的要求。354)4)数据转换功能数据转换功能当外设提供的数据形式不是当外设提供的数据形式不是CPUCPU能

32、直接接受的形式时，则能直接接受的形式时，则通过接口转换成通过接口转换成CPUCPU可接受的形式。如可接受的形式。如A/DA/D，串串/并转换等，并转换等，反之也一样。反之也一样。5)5)联络功能联络功能当当CPUCPU要访问外设时，首先要查询外设状态，能否接受访要访问外设时，首先要查询外设状态，能否接受访问，接口应将外设状态准备好，供问，接口应将外设状态准备好，供CPUCPU查询；或向查询；或向CPUCPU发特发特定的信号通知外设已准备好。定的信号通知外设已准备好。6)6)数据缓冲功能数据缓冲功能主机与外设速度相差很大，为了防止数据丢失，主机与外设速度相差很大，为了防止数据丢失，I/OI/O接

33、口接口均设有双向数据缓冲器。均设有双向数据缓冲器。367)7)中断管理功能中断管理功能有专门的中断管理接口，能完成中断判优、中断屏蔽，向有专门的中断管理接口，能完成中断判优、中断屏蔽，向CPUCPU送入中断类型码等功能。送入中断类型码等功能。8)8)错误检测功能错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。多数可编程芯片都能自动检测出传输过程中出现的错误。1.1.传输错误，如串口中的奇偶校验传输错误，如串口中的奇偶校验2.2.覆盖错误覆盖错误9)9)复位功能复位功能能接受主机的复位信号，使系统重新启动。能接受主机的复位信号，使系统重新启动。10)10)时序控制功能时序控制功能接

34、口电路具有自己的时钟，以满足外设在时序方面的要求接口电路具有自己的时钟，以满足外设在时序方面的要求37数数据据总总线线缓缓冲冲器器读读/写写控控制制逻逻辑辑A组组控控制制A组组端端口口A(8)A组组端端口口C上上半半部部(4)B组组端端口口C下下半半部部(4)B组组端端口口B(8)B组组控控制制RDWRA0A1RESETCSI/O PA7PA0I/O PC7PC4I/O PC3PC0I/O PB7PB0DB8位位内内部部数数据据总总线线1.数据端口数据端口 A,B,C：3个个8bit数据端口，有各自的特点数据端口，有各自的特点1)1)端口端口A A1 1个个8 8bitbit的数据的数据输入锁

35、存输入锁存，一，一个个8 8bitbit的数据输出锁存；的数据输出锁存；2)2)端口端口B B1 1个个8 8bitbit的数据的数据输入缓冲输入缓冲，一，一个个8 8bitbit的数据输出锁存的数据输出锁存3)3)端口端口C C1 1个个8 8bitbit的数据的数据输入缓冲输入缓冲，一个，一个8 8bitbit的数据输出锁存；的数据输出锁存；端口端口C C常常被常常被分成分成2 2个个4 4位端口位端口，分别作为端口，分别作为端口A A和端口和端口B B的输入输出的输入输出控制线和状态信号线控制线和状态信号线，与端口，与端口A A、端口端口B B配合配合使用。使用。38数数据据总总线线缓缓

36、冲冲器器读读/写写控控制制逻逻辑辑A组组控控制制A组组端端口口A(8)A组组端端口口C上上半半部部(4)B组组端端口口C下下半半部部(4)B组组端端口口B(8)B组组控控制制RDWRA0A1RESETCSI/O PA7PA0I/O PC7PC4I/O PC3PC0I/O PB7PB0DB8位位内内部部数数据据总总线线2.2.A A组控制和组控制和B B组控制组控制接受接受CPUCPU对控制端口的命令对控制端口的命令(控控制字制字)，可以独立地设置，可以独立地设置82558255A A中中3 3个端口的工作方式。个端口的工作方式。3.3.数据总线缓冲器数据总线缓冲器双向三态双向三态8 8bitb

37、it数据缓冲器，与数据缓冲器，与CPUCPU的数据总线相连，同时的数据总线相连，同时与与82558255A A的内部数据总线相连，接受从的内部数据总线相连，接受从CPUCPU发出的控制字发出的控制字,输入输出数据输入输出数据,同时也向同时也向CPUCPU传输传输82558255A A的状态字。的状态字。4.4.读写控制逻辑电路读写控制逻辑电路接受接受CPUCPU发送的读写信号，其中发送的读写信号，其中A0,A1A0,A1寻址寻址82558255A A内部寄内部寄存器，共有存器，共有3 3个数据端口，个数据端口，1 1个控制端口。个控制端口。391PA32PA2PA13PA0440393837P

38、A4PA5PA6PA756GND7A1836353433RESETD0D19A010PC7PC611PC51232313029D2D3D4D513PC414PC0PC115PC21628272625D6D7VCCPB717PC318PB0PB119PB22024232221PB6PB5PB4PB3WRRDCSA组组B组组2.8255A的引脚信号的引脚信号8255ARDWRA0A1CSRESETD0D7I/O PA7PA0I/O PB7PB0I/O PC3PC0I/O PC7PC4CPU DBCPU CBCPU AB外外设设PA7PA0,PB7PB0,PC7PC0与外设相连的独立地址的与外设相连

39、的独立地址的并行扩展口。并行扩展口。D7D0：与与CPU的数据总的数据总线相连，传输线相连，传输8255A的命的命令字或令字或I/O数据。数据。RESET：高有效高有效,8255A内部寄内部寄存器清零存器清零,3个端口均为输入。个端口均为输入。408255ARDWRA0A1CSRESETD0D7I/O PA7PA0I/O PB7PB0I/O PC3PC0I/O PC7PC4CPU DBCPU CBCPU AB外外设设CS：片选信号，为低：片选信号，为低82558255A A开始工作开始工作RD：为低读有效，：为低读有效，CPUCPU可以从可以从3 3个端口读入数据。个端口读入数据。WR：为低写

40、有效，：为低写有效，CPUCPU可以向可以向3 3个端口输出数据，个端口输出数据，同时利用写信号可以向同时利用写信号可以向82558255A A的控制口写控制命的控制口写控制命令，设置令，设置82558255A A的工作方式。的工作方式。413.8255A的控制字的控制字控制字分两类，一类是控制并行口的工作方式的命令，控制字分两类，一类是控制并行口的工作方式的命令，一类是专门对一类是专门对C C口各位的设置。这两类控制字占用一个地口各位的设置。这两类控制字占用一个地址，用命令的最高位址，用命令的最高位D D7 7位进行区分位进行区分,所以控制字的最高位所以控制字的最高位D D7 7称为控制字标

41、志位。称为控制字标志位。为为1 1为方式选择字为方式选择字,为为0 0为端口为端口C C设置设置字。字。D7D6D5D4D3D2D1D0格式格式字字A组工作组工作方式方式A口口I/OC口高半口高半字节字节I/OB口工作口工作方式方式B口口I/OC口低半口低半字节字节I/O100 方式方式001 方式方式11x 方式方式21输入输入0输出输出1 输入输入0 输出输出0 方式方式01 方式方式11 输入输入0 输出输出1 输入输入0 输出输出 A 方式选择控制字方式选择控制字428255ARDWRA0A1CSRESETD0D7I/O PA7PA0I/O PB7PB0I/O PC3PC0I/O PC

42、7PC4CPU DBCPU CBCPU AB外外设设A A1 1,A,A0 0：82558255A A内部寄存器地址寻址信号，内部寄存器地址寻址信号，82558255A A内部有内部有4 4个端口，个端口，A,B,CA,B,C与控制口。与控制口。A1 A0 端口端口00A口口01B口口10C口口11控制口控制口43说明：说明：1)1)A A口有口有3 3种工作方式种工作方式方式方式0 0：基本：基本I/OI/O方式；方式；方式方式1 1：单向选通：单向选通I/OI/O方式，输入或输出只能选一种；方式，输入或输出只能选一种；方式方式2 2：双向选通：双向选通I/OI/O方式，一次设置后通道既可以

43、做输入方式，一次设置后通道既可以做输入又可以做输出。又可以做输出。2)2)端口端口B B有两种工作方式有两种工作方式 即方式即方式0 0与方式与方式1 13)3)A A口和口和B B口工作在方式口工作在方式0 0时，时，C C口也可同时工作在方式口也可同时工作在方式0 0，且且C C口高半字节和低半字节可以分别独立工作。口高半字节和低半字节可以分别独立工作。444)4)A A口工作在方式口工作在方式1 1时，时，C C口的高半字节成为口的高半字节成为A A口的信号联口的信号联络线，但络线，但B B口仍可以独立工作。不要求口仍可以独立工作。不要求A,BA,B同为输入或同为输入或输出。输出。B B

44、口工作于方式口工作于方式1 1也是一样。也是一样。5)5)A A口工作于方式口工作于方式2 2，C C口的大部分位线用于口的大部分位线用于A A口的信号联口的信号联络线，络线，B B口仍可以独立工作于方式口仍可以独立工作于方式0 0或方式或方式1 1。45D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0格式格式字字A A组工作组工作方式方式A A口口I/OI/OC C口高半口高半字节字节I/OI/OB B口工作口工作方式方式B B口口I/OI/OC C口低半口低半字节字节I/OI/O1 100 00 方式方式0 001 01 方式方式1 11 1

45、x x方式方式2 21 1输入输入0 0输出输出1 1 输入输入0 0 输出输出0 0 方式方式0 01 1 方式方式1 11 1 输入输入0 0 输出输出1 1 输入输入0 0 输出输出一系统采用一系统采用82558255A A作作I/OI/O接口，其控制口的地址为接口，其控制口的地址为8 8BHBH，将将端口端口A A设置为方式设置为方式0 0输入，端口输入，端口B B设置为方式设置为方式1 1输出，则输出，则A A口口的地址为的地址为_ _，B B口地址为口地址为_，控制字为，控制字为_。8 8BH BH 1000 1011 1000 1011 1000 101000 100000 88

46、88H H 1000 101000 100101 8989H H8888H H8989H HD D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 01 10 00 01 10 01 10 00 09494H H46A1A0译译码码器器Y0Y1CBAGA3A4A5A8J1CSA1A2D7D0D7D0A0J1CSA1D7D0J1J1：A A口，方式口，方式0 0，输出，输出 B B口，方式口，方式0 0，输入，输入 C C口高，输出口高，输出 C C 口低，输入口低，输入 J2J2：A A口，方式口，方式0 0，输入，输入 B B口，方式口，方式1 1，输出

47、，输出 C C口高，输出口高，输出 J1J1，J2J2地址地址A9A8A7A6A5A4A3A2A1A0J1J201 001000108H10EH01 000000100H106H47D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0格式格式字字A A组工作组工作方式方式A A口口I/OI/OC C口高半口高半字节字节I/OI/OB B口工作口工作方式方式B B口口I/OI/OC C口低半口低半字节字节I/OI/O1 100 00 方式方式0 001 01 方式方式1 11 1x x 方式方式2 21 1输入输入0 0输出输出1 1 输入输入0 0

48、输出输出0 0 方式方式0 01 1 方式方式1 11 1 输入输入0 0 输出输出1 1 输入输入0 0 输出输出J1J1：A A口，方式口，方式0 0，输出，输出;B B口，方式口，方式0 0，输入，输入;C C口高，输出口高，输出;C C 口低，输入口低，输入 地址地址:108:108H H10EH 10EH 控制字：控制字：D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 01 10 00 00 00 00 01 11 18383H H48D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0格式格式

49、字字A A组工作组工作方式方式A A口口I/OI/OC C口高半口高半字节字节I/OI/OB B口工作口工作方式方式B B口口I/OI/OC C口低半口低半字节字节I/OI/O1 100 00 方式方式0 001 01 方式方式1 110 10 方式方式2 21 1输入输入0 0输出输出1 1 输入输入0 0 输出输出0 0 方式方式0 01 1 方式方式1 11 1 输入输入0 0 输出输出1 1 输入输入0 0 输出输出J2J2：A A口口,方式方式0,0,输入输入;B B口口,方式方式1,1,输出输出;C C口高口高,输出输出 地址：地址：100100H H106H106H控制字：控制字

50、：D D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 01 10 00 01 10 01 10 09494H H49J1J1：A A口，方式口，方式0 0，输出，输出 B B口，方式口，方式0 0，输入，输入 C C口高，输出口高，输出 C C 口低，输入口低，输入地址：地址：108H108H10EH10EH，控制字：控制字：8383H H J2J2：A A口，方式口，方式0 0，输入，输入 B B口，方式口，方式1 1，输出，输出 C C口高，输出口高，输出 地址：地址：100H100H106H106H，控制字：控制字：9494H HMOV AL,M