数电课件第四章组合逻辑电路.ppt

1、数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧1.熟练掌握组合逻辑电路的分析方法和设计方法；熟练掌握组合逻辑电路的分析方法和设计方法；2.掌握编码器、译码器、数据选择器、数值比较器的逻掌握编码器、译码器、数据选择器、数值比较器的逻辑功能及其应用；辑功能及其应用；3.掌握加法器的功能及其应用；掌握加法器的功能及其应用；4.学会阅读学会阅读MSI器件的功能表，并能根据设计要求完成器件的功能表，并能根据设计要求完成电路的正确连接；电路的正确连接；5.正确理解可编程逻辑器件。正确理解可编程逻辑器件。教学基本要求教学基本要求数字电子技术基础数字电子技术

2、基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧4.1 4.1 组合逻辑电路的分析组合逻辑电路的分析目的目的：确定已知电路的逻辑功能。：确定已知电路的逻辑功能。步骤：步骤：组合逻辑电路逻辑表达式最简表达式真值表逻辑功能化简变换由逻辑图逐级由逻辑图逐级写出各输出端写出各输出端的逻辑表达式的逻辑表达式化简和变换化简和变换各逻辑表达各逻辑表达式式列出真值表列出真值表根据真值表归根据真值表归纳逻辑电路的纳逻辑电路的功能功能 数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧例：分析如图所示逻辑电路的功能。例：分析如图所示逻辑电路的功

3、能。ABC=1=1ZL解：解：（1 1）写输出表达式）写输出表达式 CBACZLBAZ)(（2）列真值表列真值表（3 3）归纳逻辑功能）归纳逻辑功能三输入变量有奇数个三输入变量有奇数个1时，输时，输出出L=1，否则为否则为0，即输入三位二，即输入三位二进制码含奇数个进制码含奇数个1时，输出时，输出1为有为有效信号效信号称称奇校验电路奇校验电路。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧例：分析以下逻辑电路的功能。例：分析以下逻辑电路的功能。解：（解：（1）写输出表达式）写输出表达式 ABZ1ABAZ2ABBZ3BABABABABBAAAB

4、BABAZZZZL)()(3232ABZC1（2）列真值表）列真值表（3）分析功能）分析功能 半加器半加器：即即A、B为加数，为加数，S是它们的和是它们的和，C是向高位的进位是向高位的进位。一个逻辑函数其真值表（最小项一个逻辑函数其真值表（最小项表达式）是唯一的，而其逻辑功表达式）是唯一的，而其逻辑功能实现电路不是唯一的。能实现电路不是唯一的。与非门构成与非门构成的半加器的半加器由异或门及与门（与非门）实由异或门及与门（与非门）实现的半加器现的半加器AB=1&SCSCCOAB半半加加器器符符号号（被加数）（加数）（半加和）（进位）AB=1&SCSCCOAB半半加加器器符符号号（被加数）（加数）

5、（半加和）（进位）数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧例：分析以下逻辑电路的功能例：分析以下逻辑电路的功能解：（解：（1）写输出表达式：）写输出表达式：1iiiiCBASii1iiiii1iiii)()(BACBABACBAC（2）列真值表）列真值表（3）归纳功能）归纳功能 电路具有全加功能，电路具有全加功能，Ai、Bi为为加数，加数，Ci-1为低位向本位进位数，为低位向本位进位数，Si为和，为和，Ci为本位向高位的进位。为本位向高位的进位。ii1iSCCBA数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路

6、主讲：何玉钧主讲：何玉钧4.2 4.2 组合逻辑电路的设计组合逻辑电路的设计目的目的：已知功能，求（设计）电路。：已知功能，求（设计）电路。目标目标：电路简单，所用器件的数目和种类应尽量少（视具体情况而定）。：电路简单，所用器件的数目和种类应尽量少（视具体情况而定）。化简最简（或最变换问题实际逻辑逻辑图真值表逻辑表达式合理）表达式步骤步骤：根据功能要求设输根据功能要求设输入、输出变量，列入、输出变量，列真值表真值表（逻辑抽象（逻辑抽象）根据真值表根据真值表写输出表达写输出表达式式化简逻辑函数（根据化简逻辑函数（根据真值表填卡洛图，化真值表填卡洛图，化简逻辑函数）简逻辑函数）根据简化的逻根据简化

7、的逻辑表达式画出辑表达式画出电路图电路图 数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧例：某车间有例：某车间有3台设备，如有台设备，如有1台出现故障时黄灯亮，两台出现故障时红台出现故障时黄灯亮，两台出现故障时红灯亮，三台都出现故障时红黄灯都亮，设计一个显示车间设备故障情灯亮，三台都出现故障时红黄灯都亮，设计一个显示车间设备故障情况的电路，况的电路，并用与非门加以实现并用与非门加以实现。解：设解：设3台设备分别为台设备分别为A、B、C（输入变量），有故障为（输入变量），有故障为1，无故障为，无故障为0；黄、红灯分别为黄、红灯分别为X、Y（输出

8、变量），亮为（输出变量），亮为1，不亮为，不亮为0。列真值表列真值表：ABCXY0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1化简变换逻辑函数表达式化简变换逻辑函数表达式 XABC ABC ABC ABCABC ABC ABC ABCYACBCABAC BC AB数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧XABC ABC ABC ABCABC ABC ABC ABCYACBCABAC BC AB画逻辑电画逻辑电路图路图数字电子技术基础数字电子

9、技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧CBACBACBACBABACABBAABCCBACBACBAX)()()()()()()YABCABCABCABCABAB CAB CCAB C AB用其他门实现用其他门实现实际上就是一个实际上就是一个全加器全加器数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧例：设计一个裁决电路，例：设计一个裁决电路，1名主裁，名主裁，3名副裁，主裁通过记名副裁，主裁通过记2票，副裁通票，副裁通过记过记1票，设计一个少数服从多数的裁决电路，用与非门实现。票，设计一个少数服从多数的裁决

10、电路，用与非门实现。解解：（：（1）设输入变量为设输入变量为A(主主)、B、C、D(副副)，输，输出变量为出变量为L，通过为，通过为1，不通过为，不通过为0。列真值表列真值表：（2）填卡洛图，化简填卡洛图，化简BCDACADABBCDACADABBCDACADABL 画逻辑图画逻辑图 ABCDL00000000100010000110010000101001100011111000010011101011011111001110111110111111数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧1.设计一个电话机报警信号控制电路。电路有设计

11、一个电话机报警信号控制电路。电路有I0（火警）、（火警）、I1（盗警）和盗警）和I2（日常业务）三种输入信号，通过排队电路分别（日常业务）三种输入信号，通过排队电路分别从从L0、L1、L2输出，在同一时间只能有一个信号通过。如果输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路该信号控制电路。要求用集成门电路74LS00（每片含（每片含4个个2输输入端与非门）实现。入

12、端与非门）实现。练习题练习题2.设计一个判断输入设计一个判断输入4位二进制数的数值范围的电路，要求电路位二进制数的数值范围的电路，要求电路能够判断输入数值的范围（能够判断输入数值的范围（05；610；1115）。）。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧4.3 4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑辑电路时，都没有考虑门电路延迟时间前面在分析和设计组合逻辑辑电路时，都没有考虑门电路延迟时间对电路的影响。实际上，由于延迟时间的存在，当一个输入信号经过对电路的影响。实际上，由于延迟时间的存在，当一

13、个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。这一现象称为从而产生瞬间的错误输出。这一现象称为竞争冒险竞争冒险。4.3.1.4.3.1.产生竞争冒险的原因产生竞争冒险的原因0AAL1AAL数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧竞争由于逻辑门存在延时时间，信号经由不同的路径达到某由于逻辑门存在延时时间，信号经

14、由不同的路径达到某一会合点的时间有先有后的现象。一会合点的时间有先有后的现象。冒险由于竞争而引起电路输出发生瞬间错误现象称为冒险。冒由于竞争而引起电路输出发生瞬间错误现象称为冒险。冒险表现为输出端出现了原设计中没有的窄脉冲，常称其为险表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。毛刺。“0冒险冒险”和和“1冒险冒险”统称冒险。统称冒险。冒险现象的识别冒险现象的识别可采用代数法来判断一个组合电路是否存在冒险，方法为：可采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或或1）时，

15、如果表达式能转换为：）时，如果表达式能转换为：AALAAL则存在则存在“1”冒险冒险 则存在则存在“0”冒险冒险数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧ACB&A&1&BCL=AC+BCCCCBCpdtA=B=11LAC0冒险（a）（b）若输入变量若输入变量ABl，则有，则有CCL，因此，该电路存在，因此，该电路存在0冒险。冒险。ACB&A&1&BCL=AC+BCCCCBCpdtA=B=11LAC0冒险（a）（b）例：判断图示电路是否存在冒险。例：判断图示电路是否存在冒险。逻辑函数逻辑函数)(CBBAL是否存在冒险。是否存在冒险。数字电

16、子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧4.3.2 4.3.2 竞争冒险的消除方法竞争冒险的消除方法1.1.增加乘积项以避免互补项相加。增加乘积项以避免互补项相加。在在 电路中，存在冒险现象。如在其逻辑表达式中电路中，存在冒险现象。如在其逻辑表达式中增加乘积项增加乘积项AB，使其变为，使其变为 就不会产生冒险就不会产生冒险CBACLABCBACL2.2.发现并消去互补相乘项。发现并消去互补相乘项。)(CBBALBCACBAL在逻辑式在逻辑式 中存在冒险现象。如将其变换为中存在冒险现象。如将其变换为 则在原来产生冒险的条件则在原来产生冒险的条件

17、AC0时，时，L=0，不会产生冒险。不会产生冒险。3 3输出并联滤波电容输出并联滤波电容 由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为冒险的门电路输出端并接一个滤波电容（一般为420pF），利用），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。的比较缓慢，从而起到消除冒险现象的作用。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉

18、钧4.4 4.4 若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路4.4.1 4.4.1 编码器编码器4.4.2 4.4.2 译码器译码器/数据分配器数据分配器4.4.3 4.4.3 数据选择器数据选择器4.4.4 4.4.4 数值比较器数值比较器4.4.5 4.4.5 算术运算电路算术运算电路数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧4.4.1 4.4.1 编码器编码器1.1.编码器编码器(Encoder)(Encoder)的定义与分类的定义与分类编码编码：赋予二进制代码特定含义的过程称为编码。：赋予二进制代码特定含义的过程称为编码

19、。如：如：8421BCD码中，用码中，用1000表示数字表示数字8。ASCII码中，用码中，用1000001表示字母表示字母A等。等。编码器编码器：具有编码功能的逻辑电路。：具有编码功能的逻辑电路。编码器的逻辑功能编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进：能将每一个编码输入信号变换为不同的二进制的代码输出。制的代码输出。如：如：BCD编码器将编码器将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码输出。位码输出。8线线-3线编码器将线编码器将8个输入的信号分别编成个输入的信号分别编成8个个3位二进制数码输出。位二进制数码输出。数字电子技术基础数字电子技术基础 第四

20、章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位二进制数编码。位二进制数编码。N 和和 n 之间满足关系之间满足关系:2nN。编码器分类：普通编码器和优先编码器编码器分类：普通编码器和优先编码器普通编码器：任何时候只允许输入一个有效编码信号，否则输出普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优几个有效编码信号时，优

21、先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。先级别，只对其中优先权最高的一个进行编码。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧2.2.编码器的工作原理编码器的工作原理（1）普通编码器普通编码器（4线线2线编码器）线编码器）输入输入4个信号，要求有个信号，要求有4个状态，输出个状态，输出取取n位，使位，使2n4，且，且n为最小正整数，为最小正整数，n=2，2位二进制（输出）代码。位二进制（输出）代码。I0I1I2I3Y1Y04 4输输入入二二进进制制码码输输出出u 真值真值 表表输输 入入输输 出出I0I1I2I3Y

22、1Y0100000010001001010000111u 逻辑表达式逻辑表达式 321032101IIIIIIIIY321032100IIIIIIIIY数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧u 逻辑电路图逻辑电路图 321032101IIIIIIIIY321032100IIIIIIIIYu 分析分析 当当I0I3中某一个为中某一个为1时，输出时，输出Y1Y0即为对应的代码；即为对应的代码；当输入中有当输入中有2个或个或2个以上的输入个以上的输入同时为同时为1或全部为或全部为0，输出出现错，输出出现错误编码。误编码。输输 入入输输 出出

23、I0I1I2I3Y1Y0100000010001001010000111数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧（2）优先编码器优先编码器 定义定义：能够识别请求信号的优先级别并进行编码的逻辑部件。：能够识别请求信号的优先级别并进行编码的逻辑部件。优先编码器举例（优先编码器举例（4线线2线）线）u 真值表真值表输输 入入输输 出出I0I1I2I3Y1Y0100000100011010111u 分析分析对于对于I0，只有当，只有当I1、I2、I3均为均为0，且且I0为为“1”时，输出才为时，输出才为00；对于对于I3，无论其他，无论其他3

24、个入端输入个入端输入如何，只要如何，只要I3输入有效电平输入有效电平“1”，输出即为，输出即为11。I3 比比I0优先，且它们的优先次序为：高优先，且它们的优先次序为：高I3、I2、I1、I0 低。低。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧u 逻辑表达式逻辑表达式3321IIIY33210IIIIY包含了无关项，故比前面的非优先编码器简单。包含了无关项，故比前面的非优先编码器简单。输输 入入输输 出出I0I1I2I3Y1Y0100000100011010111当当I0=1，I1I3均为均为0和和I0I3均为均为0时时Y1Y0都是都是0

25、0，这，这两种情况无法区分。两种情况无法区分。问问 题题数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧左边十个按键代表输入的十个十进制数符号左边十个按键代表输入的十个十进制数符号09，输入低有效，即某一，输入低有效，即某一按键按下，对应的输入为按键按下，对应的输入为0。输出（。输出（A，B，C，D）对应的）对应的4位位8421码。码。（3）键盘输入键盘输入8421BCD码编码器码编码器u 逻辑图逻辑图数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧输输 入入输输 出出S9S8S7S6S5S4S

26、3S2S1S0ABCDGS111111111100000111111111000001111111110100011111111101100101111111011100111111110111101001111101111101011111011111101101110111111101111101111111110001011111111110011u 真值表真值表u 功能分析功能分析 输入低电平有效；输入低电平有效；输入信号中有一个输入信号中有一个为有效电平时，为有效电平时，GS=1，代表有信号，代表有信号输入；只有输入；只有S0 S9均均为高电平时为高电平时GS=0，代表无信号输入，代

27、表无信号输入，此时输出此时输出0000为无为无效代码，可区分两效代码，可区分两种情况下输出都是种情况下输出都是0的问题。的问题。缺点：同时按下两个或更多键时，将造成输出混乱。缺点：同时按下两个或更多键时，将造成输出混乱。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧3.3.集成电路编码器集成电路编码器（1）CD4532（8线线3线优先编码器）线优先编码器）（TTL：74148）逻逻辑辑图图逻辑图逻辑图引脚图引脚图数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧真值表真值表输输 入入输输 出出E

28、II7I6I5I4I3I2I1I0Y2Y1Y0GSEO0 0000010 0 0 0 0 00 00000111 1111010 1 1101010 0 1 1011010 0 0 1 1001010 0 0 0 1 0111010 0 0 0 0 1 0101010 0 0 0 0 01 0011010 0 0 0 0 00 100010真值表和功能表真值表和功能表的区别与联系？的区别与联系？功能分析功能分析 E I:高有效；高有效；GS:高有效；高有效；EO:高有效，高有效，用于级连以用于级连以构成多位编码器。构成多位编码器。编码器的优先级别依次为：编码器的优先级别依次为：7，6，5，4，

29、3，2，1，0，当某一输入端有高电平输当某一输入端有高电平输入，且比它优先级别高的入，且比它优先级别高的输入端为低电平输入时，输入端为低电平输入时，输出端才输出与之相对应输出端才输出与之相对应的代码。如：输入端的代码。如：输入端I5为为高，而高，而6、7端均为低时，端均为低时，才输出才输出101。可以通过真值表推可以通过真值表推导出各输出端的逻导出各输出端的逻辑表达式（略）辑表达式（略）数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧（2）CD4532的应用的应用u 用两片用两片CD4532组成十六位输入的优先编码器。组成十六位输入的优先编码器

30、。（1）当）当EI10时，片（时，片（1）禁止编码，从而）禁止编码，从而EO10，所以片（，所以片（0）也禁）也禁止编码，整个电路的编码输出止编码，整个电路的编码输出L3L2L1L0=0000是非编码输出；是非编码输出；数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧（2）CD4532的应用的应用u 用两片用两片CD4532组成十六位输入的优先编码器。组成十六位输入的优先编码器。（2）当）当EI11时，片（时，片（1）允许编码，若）允许编码，若A15A8均无有效电平输入，均无有效电平输入，则则EO11，使，使EI01，从而允许片（，从而允许片（

31、0）编码；）编码；L3L2L1L0=00000111（对应（对应A0A7）数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧（2）CD4532的应用的应用u 用两片用两片CD4532组成十六位输入的优先编码器。组成十六位输入的优先编码器。（3）当）当EI11且且A15A8中存在有效电平输入时，中存在有效电平输入时，EO10，使，使EI00，片（，片（0）禁止编码；）禁止编码；L3L2L1L0=10001111（对应（对应A8A15）结论：片（结论：片（1）的优先级高于片（）的优先级高于片（0），且），且A15的优先级最高。的优先级最高。数字电子技

32、术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧4.4.2 4.4.2 译码器译码器/数据分配器数据分配器1.1.译码器的定义及功能译码器的定义及功能译译 码码：译码是编码的逆过程，它能将二进制码翻译成代表某一：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号特定含义的信号(即电路的某种状态即电路的某种状态)。译码器译码器：具有译码功能的逻辑电路称为译码器。：具有译码功能的逻辑电路称为译码器。类类 型型：唯一地址译码器唯一地址译码器：将一系列的代码转换为与之一一：将一系列的代码转换为与之一一对应的有效信号。对应的有效信号。代码变换器代码变换

33、器：将一种代码转换为另一种代码。：将一种代码转换为另一种代码。常见的唯一地址译码器常见的唯一地址译码器二进制译码器二进制译码器二十进制译码器二十进制译码器显示译码器显示译码器数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧译码器的功能译码器的功能：将每个输入的二进制代码译成对应的高、低电平信：将每个输入的二进制代码译成对应的高、低电平信号。号。编码器的逻辑功能表编码器的逻辑功能表输输 入入输输 出出I0I1I2I3Y1Y0100000010001001010000111译码器的逻辑功能表译码器的逻辑功能表输输 入入输输 出出ABY0Y1Y2Y3

34、001000010100100010110001编码器与译码器功能对比编码器与译码器功能对比数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧2.22.2线线4 4线译码器逻辑分析线译码器逻辑分析真值表真值表01010AAEAAEY逻辑表达式逻辑表达式01011AAEAAEY01012AAEAAEY01013AAEAAEY功能分析功能分析 为使能端，低电平有效（为使能端，低电平有效（0工作，工作，1不工作）；不工作）；A1、A0为码字为码字(地址地址)输入端，输入端，4组数据分别代表组数据分别代表4个不同的码字个不同的码字(地址地址)。，4个输出

35、端，分别对应个输出端，分别对应4个码字（地址），低电平有效。个码字（地址），低电平有效。E30 YY数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧 说明：说明：有有n n个输入端，个输入端，2 2n n个输出端和一个使能输入端。个输出端和一个使能输入端。在使能端为有效电平时，对应每一组输入代码，只有其在使能端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出为无效电平。中一个输出端为有效电平，其余输出为无效电平。3.3.集成电路译码器集成电路译码器（1 1）二进制译码器）二进制译码器二进制译码器的原理框图二进制译码器的原

36、理框图数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧u 74 X 139双双2线线4线译码器线译码器（X：HCCOMS；LSTTL）74x139逻辑符号框外部的逻辑符号框外部的 作为符号，表示外部输入或输出信作为符号，表示外部输入或输出信号名称，字母上面的号名称，字母上面的“”号说明该输入或输出是低电平有效。符号框内号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量上面的果低有效的输入或输出变量上面的“

37、”号参与运算，则在画逻辑图或验号参与运算，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。证真值表时，注意将其还原为低有效符号。30YYE、逻辑符号说明逻辑符号说明数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧u 74HC138(74LS138)集成译码器集成译码器逻辑符号逻辑符号引脚图引脚图逻辑图逻辑图3个个编编码码输输入入端端3个个控控制制端端8个个译译码码输输出出端端数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧逻辑真值表逻辑真值表123EEEE 00120mEAAAEY1012

38、1mEAAAEY20122mEAAAEY30123mEAAAEY40124mEAAAEY50125mEAAAEY60126mEAAAEY70127mEAAAEY逻辑表达式逻辑表达式数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧u 集成电路译码器的应用集成电路译码器的应用1 1）扩展（）扩展（利用译码器的使能端可以方便地扩展译码器的容量利用译码器的使能端可以方便地扩展译码器的容量）例：用两片例：用两片74138扩展为扩展为4线线16线译码器。线译码器。u当当E=1时，两个译时，两个译码器都禁止工作，码器都禁止工作，输出全输出全1。u当当E=0时

39、，译码器时，译码器工作。工作。正常工作时：正常工作时：uA3=0，高位片禁止，高位片禁止，低位片工作，输出低位片工作，输出Y0Y7由输入二进制由输入二进制代码代码A2AlA0决定；决定；uA3=1，低位片禁止，低位片禁止，高位片工作，输出高位片工作，输出Y8Y15由输入二进制由输入二进制代码代码A2AlA0决定决定 如何用如何用74138扩展为扩展为5线线32线译码器线译码器？数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧2）实现组合逻辑电路实现组合逻辑电路由于译码器的每个输出端分别与一个最小项相对应，而一个逻辑由于译码器的每个输出端分别与一

40、个最小项相对应，而一个逻辑函数可以表示成最小项表达式，因此辅以适当的门电路，便可实现任函数可以表示成最小项表达式，因此辅以适当的门电路，便可实现任何组合逻辑函数。何组合逻辑函数。ZYXZYXZYXZYXF例：用一个例：用一个3线线8线译码器实现逻辑函数线译码器实现逻辑函数解：将解：将3个使能端按允许译码条件处理，将输入变量个使能端按允许译码条件处理，将输入变量X、Y、Z分别接分别接到到A2、A1、A0，对函数进行变换可得：，对函数进行变换可得：01123EEE742074207420YYYYmmmmmmmmZYXZYXZYXZYXF数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组

41、合逻辑电路 主讲：何玉钧主讲：何玉钧742074207420YYYYmmmmmmmmZYXZYXZYXZYXF练习练习用一个用一个3线线8线译码器实现全加器。线译码器实现全加器。问题问题若用若用3线线8线译码器实现一个变量超过线译码器实现一个变量超过3个的逻辑函个的逻辑函数，应如何实现？数，应如何实现？数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧3）构成数据分配器构成数据分配器数据分配器数据分配器：将一路输入数据根据地址选择码分配给多路数据将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。输出中的某一路输出。其作用与图示的单刀多

42、掷开关相似。其作用与图示的单刀多掷开关相似。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧利用利用3线线8线译码器实现的数据分配器。线译码器实现的数据分配器。逻辑表达式逻辑表达式(EN=1)0120121230AAADAAAEEEY0120121231AAADAAAEEEY0120121237AAADAAAEEEY如：当地址输入如：当地址输入A2A1A0010时，对应的输入数据从时，对应的输入数据从Y2端输出。端输出。能否利用译码器实现数据的串能否利用译码器实现数据的串并转换，如能实现，如何实现？并转换，如能实现，如何实现？问题问题数字电子技

43、术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧74HC138作数据分配器的真值表：（作数据分配器的真值表：（E1=0，E3=1，E2=D）要求输入数据要求输入数据D以取反的形式在输出端输出，应如何处理？以取反的形式在输出端输出，应如何处理？问题问题数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧（2 2）二）二十进制译码器十进制译码器74HC4274HC42真值表（其他六组伪码输入真值表（其他六组伪码输入10101111各输出都为各输出都为1）利用译码器如何构成顺序脉冲发生器（利用译码器如何构成顺序脉冲

44、发生器（P149）数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧（3 3）七段显示译码器）七段显示译码器数字显示电路组成方框图数字显示电路组成方框图最常用的显示器最常用的显示器：半导体发光二极管半导体发光二极管和和液晶显示器液晶显示器。数码管显示数码管显示数码管将十进制数数码管将十进制数码分为七段，每段码分为七段，每段为一个发光二极管，为一个发光二极管，选择不同字段发光，选择不同字段发光，显示不同字形。显示不同字形。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧集成集成CMOS七段显示译码器

45、七段显示译码器74HC4511功功 能能 表表逻辑符号逻辑符号数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧功功 能能 表（续）表（续）数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧应用举例应用举例用用74HC4511和必要的门电路构成和必要的门电路构成24小时及分钟的译码电路，小时及分钟的译码电路，并将小时高位的零熄灭。并将小时高位的零熄灭。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧4.4.3 4.4.3 数据选择器数据选择器1.1.

46、数据选择器的定义与功能数据选择器的定义与功能（1）定义）定义数据选择数据选择：根据地址选择码从多路输入数据中选择一路，：根据地址选择码从多路输入数据中选择一路，送到输出。能够实现数据选择功能的逻辑部件送到输出。能够实现数据选择功能的逻辑部件称称数据选择器数据选择器。它的作用与图示的单刀多掷开关相似。它的作用与图示的单刀多掷开关相似。数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧常用的数据选择器有常用的数据选择器有4选选1、8选选1、16选选1等多种类型。下面以等多种类型。下面以4选选1为例介绍数据选择器的基本功能、工作原理及设计方法。为例介绍

47、数据选择器的基本功能、工作原理及设计方法。（2）4选选1数据选择器数据选择器1）逻辑电路图逻辑电路图 2）逻辑表达式）逻辑表达式 30iii33221100301201101001ImEImImImImEISSEISSEISSEISSEY数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧3）真值表）真值表 4）功能分析功能分析 E为使能端，低电平有效；为使能端，低电平有效；E=1时，所有与门被封锁，时，所有与门被封锁，Y=0；I0I3为为4个数据源输入端，个数据源输入端，Y为输出端；为输出端；S1、S0产生产生4个地址信号，分别控制个地址信号，分

48、别控制4个与门的开闭，个与门的开闭，S1、S0的一的一种取值，使一个与门打开，使对应的一路数据通过，送达种取值，使一个与门打开，使对应的一路数据通过，送达Y端。端。30iii301201101001ImEISSEISSEISSEISSEY数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧2 2集成电路数据选择器集成电路数据选择器 （1）74HC151（集成（集成8选选1数据选择器）数据选择器）1个使能个使能输入端输入端8路数据路数据输入端输入端3个地址个地址输入端输入端2个互补个互补输出端输出端数字电子技术基础数字电子技术基础 第四章第四章 组合

49、逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧真值表真值表逻辑表达式逻辑表达式70iii70126012501240123012201210120012DmEDSSSEDSSSEDSSSEDSSSEDSSSEDSSSEDSSSEDSSSEYm数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧（2）数据选择器的应用）数据选择器的应用1）扩展）扩展位的扩展位的扩展一位一位8选选1数据选数据选择器扩展成两位择器扩展成两位8选选1数据选择器数据选择器数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧字的扩展

50、字的扩展8选选1的数据选择的数据选择器扩展成器扩展成16选选1的的数据选择器数据选择器数字电子技术基础数字电子技术基础 第四章第四章 组合逻辑电路组合逻辑电路 主讲：何玉钧主讲：何玉钧2）逻辑函数产生器）逻辑函数产生器当逻辑函数的变量个数和数据选择器的地址输入变量个数相同当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。时，可直接用数据选择器来实现逻辑函数。70iiiDmY当当Di1时，时，mi对应最小项出现在表达式中；当对应最小项出现在表达式中；当Di0时，则不时，则不出现。出现。Di方法：方法：将函数变换成最小项表达式；将函数变换成最小项表达式；根