FPGA程序设计环境搭建及应用课件.pptx

1、hwadee2023-2-111常用常用FPGA开发环境介绍开发环境介绍Max+Plus II:Altera公司针对芯片的开发环境公司针对芯片的开发环境Quartus II:Altera公司公司 针对针对SOPC开发环境开发环境ISE Foundation:Xilinx(FPGA的发明者的发明者)公司开发环境公司开发环境ispLEVER:Lattice(ISP的发明者的发明者)公司开发环境公司开发环境独立于独立于FPGA供应商的第三方开发环境供应商：供应商的第三方开发环境供应商：Altium（原（原Protel International Limited）hwadee2023-2-112Max

2、+Plus II 简介Multiple Array Matrix and Programmable Logic User Systems支持原理图和文本输入，针对可编程芯片设计支持原理图和文本输入，针对可编程芯片设计Altera基本已放弃对其升级，原基本已放弃对其升级，原MAX平台使用者建议转到平台使用者建议转到Quartus平台平台不支持系统行为级描述及仿真，不支持不支持系统行为级描述及仿真，不支持VHDL的某些语句如的某些语句如WAIT等，等，不支持较新系列芯片如不支持较新系列芯片如Cyclone系列等系列等hwadee2023-2-113Quartus II 简介完整的多平台，可编程片上

3、系统（完整的多平台，可编程片上系统（SOPC）的综合性设计环境）的综合性设计环境技术特性：技术特性：渐进式编译，时序逼进技术渐进式编译，时序逼进技术SOPC Builder和系统生成工具集成和系统生成工具集成结构化结构化ASIC设计集成设计集成完整的命令行和完整的命令行和TCL脚本接口脚本接口支持主要的第三方支持主要的第三方EDA工具工具Nios嵌入式处理器嵌入式处理器能够立即使用能够立即使用IP内核扩展库内核扩展库DSP Builder 软件集成软件集成验证方法完整而且多样验证方法完整而且多样hwadee2023-2-114Quartus II 软件安装操作系统：操作系统：Windows(不

4、支持不支持Windows98)Linux(Red Hat Linux7.2以上以上)计算机配置：主频计算机配置：主频400M以上，安装空间以上，安装空间1.2G以上以上安装许可安装许可:采用破解版采用破解版,但需提供本机但需提供本机MAC地址地址安装过程安装过程:先安主体软件先安主体软件,再安加密狗再安加密狗(按安装指南操作按安装指南操作)hwadee2023-2-115完整设计流程hwadee2023-2-116本本项项目目设设计计过过程程工程建立工程建立顶层宏文件建立顶层宏文件建立自制元件自制元件,库元件选用库元件选用,端口及引脚端口及引脚VHDL文件录入文件录入功能时序仿真功能时序仿真原

5、理图完成并编译仿真原理图完成并编译仿真TCL脚本及引脚定位脚本及引脚定位编程及配置编程及配置,完成设计完成设计hwadee2023-2-117建立工程建立工程运行运行QuartusII软件，建立工程，软件，建立工程，FileNew Project Wizadhwadee2023-2-118Directory,Name,Top-Level Entity栏如下填写栏如下填写 两两栏栏相相同同hwadee2023-2-119Add Files for the New Project新项目无文件新项目无文件直接按直接按Nexthwadee2023-2-1110Select Device本项目采用本项目

6、采用Cyclone系列系列本项目采用本项目采用EP1C3T144封装为封装为TQFP，引脚数，引脚数144速度等级为速度等级为8hwadee2023-2-1111Select the Specify EDA Tools无第三方无第三方EDA工具工具按按Nexthwadee2023-2-1112进入项目编辑环境菜单栏菜单栏项目浏览标项目浏览标签签工具栏工具栏工作区工作区hwadee2023-2-1113新设计文档建立建立新设建立新设计文件计文件hwadee2023-2-1114文件类型选取建立顶层原理建立顶层原理图文件图文件hwadee2023-2-1115Save AS test.bdf之后如

7、下新建顶层原理图文件新建顶层原理图文件hwadee2023-2-1116库元件选用双击项层双击项层图空白处图空白处弹出弹出hwadee2023-2-1117VHDL语言文件建立hwadee2023-2-1118输入VHDL文本一个锁一个锁存器存器hwadee2023-2-1119存盘并加入项目改成自己的元件改成自己的元件entity名字，注意下面应点名字，注意下面应点上上hwadee2023-2-1120编译VHDL语言文件置为顶置为顶层实体层实体综合分析综合分析hwadee2023-2-1121建立元件符号点击鼠标右键点击鼠标右键选取此项选取此项hwadee2023-2-1122加入自己设计

8、元件hwadee2023-2-1123顶层原理图完成输入引脚输入引脚输出引脚输出引脚自制元件自制元件库中元件库中元件hwadee2023-2-1124编译工程，准备门级仿真设置项层实体，选取编译工具，按设置项层实体，选取编译工具，按Start按钮，按缺省设置进行全编译按钮，按缺省设置进行全编译hwadee2023-2-1125建立波形文件FileNewOther Files选取失量选取失量波形波形hwadee2023-2-1126为波形文件添加管脚双击双击Name区区Node FinderListOkhwadee2023-2-1127建立输入波形信号选中编辑对象，利用左边工具进行输入波形矢量的

9、建立，直到完成选中编辑对象，利用左边工具进行输入波形矢量的建立，直到完成工具栏工具栏占空比占空比时钟周期时钟周期注意结束时间设置，完成后保存注意结束时间设置，完成后保存hwadee2023-2-1128进行仿真ToolsSimulator Tool注意这里注意这里的变化的变化选取输入选取输入波形文件波形文件hwadee2023-2-1129仿真结果Simulator Tool 面板面板StartReporthwadee2023-2-1130管脚定位AssignmentsPins双击，在下拉菜双击，在下拉菜单中选取管脚单中选取管脚双击，在下拉菜单双击，在下拉菜单中选取芯片定位中选取芯片定位hwa

10、dee2023-2-1131TCL脚本文件建立FilesNewTcl Script Filehwadee2023-2-1132管脚锁定Tcl脚本输入命令码命令码芯片管脚芯片管脚设计中的管设计中的管脚名称脚名称hwadee2023-2-1133TCL脚本文件运行ToolsTcl Scripts，弹出下面对话框，选中要运行和，弹出下面对话框，选中要运行和Tcl文件，点文件，点Runhwadee2023-2-1134最后设计完成利用缺省时序设置进行全编译，为下载配置作准备利用缺省时序设置进行全编译，为下载配置作准备hwadee2023-2-1135编程配置ToolsProgrammer弹出对话框如下

11、弹出对话框如下选择要下载的文件选择要下载的文件选择编选择编程模式程模式开始开始下载下载编程进编程进度显示度显示hwadee2023-2-1136Byteblaster Parallel port Download Cable25-Pin Male HeaderPC10-Pin Female PlugThe Target Circuit BoardPC Parallel Porthwadee2023-2-1137ByteblasterMVDevice:Flex,Max,Acex系列系列Download Model:Passive Serial Model(PS)and JTAG Model使用：在使用：在PS模式下在线配置设备，在模式下在线配置设备，在JTAG模式下可以对模式下可以对MAX9000，MAX7000S，MAX7000A进行编程进行编程hwadee2023-2-1138ByteblasterII