时序控制方式与时序系统课件.ppt

1、 3.7 3.7 CPUCPU模型模型nCPU设计步骤：设计步骤：一一.拟定指令系统拟定指令系统 1.1.指令格式指令格式 2.2.寻址方式寻址方式 3.3.操作类型操作类型二二.确定总体结构和数据通路确定总体结构和数据通路 1.寄存器寄存器 2.运算部件运算部件 3.总线（总线（1组内总线组内总线3组系统总线）组系统总线）3.7 3.7 CPUCPU模型模型 4.4.传送路径传送路径 1 1）指令信息的传送）指令信息的传送 2 2）地址信息的传送）地址信息的传送 3 3）数据信息的传送）数据信息的传送 5.5.微命令设置微命令设置三三.安排时序安排时序四四.拟定指令流程和微命令序列。拟定指令

2、流程和微命令序列。五五.形成控制逻辑形成控制逻辑组：列逻辑式，形成逻辑电路组：列逻辑式，形成逻辑电路微：按微指令格式微：按微指令格式编写微程序编写微程序 3.7.1 3.7.1 模型机指令系统模型机指令系统一一.指令格式指令格式 指令字长指令字长1616位，采用寄存器型寻址，指令中位，采用寄存器型寻址，指令中给出寄存器号。给出寄存器号。1.1.双操作数指令格式双操作数指令格式操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式目的地址目的地址源地址源地址4 3 3 3 34 3 3 3 3 3.7.1 3.7.1 模型机指令系统模型机指令系统4 6 3 34 6

3、 3 32.2.单操作数指令格式：单操作数指令格式：操作码操作码 （可扩展）（可扩展）寄存器号寄存器号 寻址方式寻址方式目的地址目的地址3.3.转移指令格式：转移指令格式：15 12 11 9 8 6 5 4 3 2 1 015 12 11 9 8 6 5 4 3 2 1 0转移地址转移地址转移条件转移条件操作码操作码 寄存器号寄存器号 寻址方式寻址方式 方式方式 NZVCNZVC3.7.1 3.7.1 模型机指令系统模型机指令系统二二.寻址方式寻址方式CPUCPU可编程访问的寄存器：可编程访问的寄存器：编码编码 寻址方式寻址方式 助记符助记符 定义定义000000通用寄存器通用寄存器R R、

4、指令计数器指令计数器PCPC、堆栈指针堆栈指针SPSP、程程序状态字序状态字PSWPSW寄存器寻址寄存器寻址R R（R R）为操作数为操作数001001寄存器间址寄存器间址（R R）（R R）为操作数地址为操作数地址操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式4 3 3 3 34 3 3 3 3编码编码 寻址方式寻址方式 助记符助记符 定义定义010010自减型寄存自减型寄存器间址器间址-(-(R)R)-(-(SP)SP)(R)-1R)-1为操作数地址为操作数地址(SP)-1SP)-1为栈顶地址为栈顶地址011011 立即立即/自增型自增型寄存器间址寄存

5、器间址(R)+R)+（R R）为操作数地址，为操作数地址，访问后访问后(R)+1R)+1(SP)+SP)+(SP)SP)为栈顶地址，为栈顶地址，出栈后出栈后(SP)+1SP)+1(PC)+PC)+(PC)PC)为立即数地址，为立即数地址，取数后取数后(PC)+1PC)+1操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式4 3 3 3 34 3 3 3 3 编码编码 寻址方式寻址方式 助记符助记符 定义定义直接直接/自增型自增型双间址双间址（R R）为间接地址，为间接地址，100100变址变址/相相对寻址对寻址(R)+R)+PCPC指向有效地址，指向有效地址，

6、(R)+dR)+d为有效地址为有效地址访问后访问后(R)+1R)+1(PC)+PC)+访问后访问后(PC)+1PC)+1101101X(R)X(R)X(PC)X(PC)(PC)+dPC)+d为有效地址为有效地址110110跳步跳步SKPSKP跳过下条指令执行跳过下条指令执行操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式4 3 3 3 34 3 3 3 33.7.1 3.7.1 模型机指令系统模型机指令系统三三.指令类型指令类型操作码操作码 助记符助记符 含义含义用于数传、堆栈、用于数传、堆栈、I/OI/O操作操作00000000MOVMOV传送传送0001

7、0001ADDADD加加01010101EOREOR异或异或双操作数指令双操作数指令001000100011001101000100SUBSUBANDANDOROR减减逻辑与逻辑与逻辑或逻辑或操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式4 3 3 3 34 3 3 3 33.7.1 3.7.1 模型机指令系统模型机指令系统操作码操作码 助记符助记符 含义含义01100110COMCOM求反求反01110111NEGNEG求补求补10111011SRSR右移右移单操作数指令单操作数指令100010001001100110101010INCINCDECDEC

8、SLSL加加1 1减减1 1左移左移11011101JSRJSR转子转子1100110011001100JMPJMPRSTRST转移转移返回返回可视为可视为一条指一条指令令0 0 0 0 0 0 0 0 0 0 5 4 3 2 1 0 5 4 3 2 1 0转移地址转移地址无条件转无条件转JMP JMP 寄寄 寻寻 方式方式 NZVCNZVC0 0 0 0 00 0 0 1 1 无进位无进位转转(C=C=0 0)0 0 0 00 0 1 1 0 0 无溢出无溢出转转(V=V=0 0)0 0 0 0 1 1 0 00 0 数非零转数非零转(Z=Z=0 0)0 0 1 1 0 0 00 0 0 数

9、为正转数为正转(N=N=0 0)1 1 0 0 00 0 0 1 1 有进位有进位转转(C=C=1 1)1 1 0 00 0 1 1 0 0 有溢出有溢出转转(V=V=1 1)1 1 0 0 1 1 0 00 0 数为零转数为零转(Z=Z=1 1)1 1 1 1 0 0 00 0 0 数为负转数为负转(N=N=1 1)条件满足，转转移地址；条件不满足，顺序执行。条件满足，转转移地址；条件不满足，顺序执行。3.7.1 3.7.1 模型机指令系统模型机指令系统隐含约定：转子时返回地址压栈保存。隐含约定：转子时返回地址压栈保存。15 12 11 9 8 6 5 015 12 11 9 8 6 5 0

10、子程序入口子程序入口 RST RST SP SP （SPSP）+JSR JSR 寄寄 寻寻 方式方式 NZVCNZVC 5 4 3 2 1 05 4 3 2 1 03.7.2 3.7.2 总体结构与数据通路总体结构与数据通路1.1.寄存器设置寄存器设置（1 1）可编程寄存器（）可编程寄存器（1616位）位）n通用寄存器：通用寄存器：R R0 0(000)(000)、R R1 1(001)(001)、R R2 2(010)(010)、R R3 3(011)(011)n堆栈指针：堆栈指针：SPSP(100)(100)n指令计数器：指令计数器：PCPC(111)(111)n程序状态字：程序状态字：P

11、SWPSW(101)(101)3.7.2 3.7.2 总体结构与数据通路总体结构与数据通路（2 2）非编程寄存器（）非编程寄存器（1616位）位）n暂存器暂存器C C:暂存来自主存的暂存来自主存的源地址源地址或或源数源数据据。n暂存器暂存器D D:暂存来自主存的暂存来自主存的目的地址目的地址或或目目的数的数。n指令寄存器指令寄存器IRIR:存放现行指令。存放现行指令。n地址寄存器地址寄存器MARMARn数据寄存器数据寄存器MBRMBR实现实现CPUCPU与主存的接口与主存的接口3.7.2 3.7.2 总体结构与数据通路总体结构与数据通路2.2.运算部件的设置运算部件的设置nALUALU：741

12、8174181n选择器选择器A An选择器选择器B Bn移位器移位器选择数据来源选择数据来源：实现实现直送直送、左移左移、右移右移、字节交换字节交换3.3.数据通路结构数据通路结构为了使数据传送控制简单、集中，采用为了使数据传送控制简单、集中，采用以以ALUALU为为中心的总线结构中心的总线结构。R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑（1）组成：）组成：ALU部件、寄存器组、内总线、部件、寄存器组、内总线、CPU与系统总线的连接与

13、系统总线的连接 R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑（2 2）特点）特点ALUALU为内部数据传送通路的中心；为内部数据传送通路的中心；寄存器寄存器采用采用内总线内总线采用单向数据总线采用单向数据总线(16(16位位)；分立结构；分立结构；与系统总线与系统总线的连接通过的连接通过MARMAR、MBRMBR实现。实现。MBRMBR输出输出输出至输出至DBDB输出至输出至ALUALU的的B B门门输入输入从内总线输入从内总线输入从从

14、DBDB输入输入(打入打入)(置入置入)R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 4.4.各类信息传送途径各类信息传送途径M M（1 1）指令信息）指令信息置入置入DBDBIRIR MDB IR（2 2）地址信息）地址信息 R0R

15、3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 1 1）指令地址指令地址2 2）指令地址加）指令地址加1 1 PC AALU移位器移位器内总线内总线MARPCPC打入打入A AALUALU移移内内MARMARPCPCA AALUALU移移内内PCPCC C0 0C C0 0打入打入 R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0

16、R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 3 3）转移地址）转移地址 M IR寄存器寻址：寄存器寻址：R0 BALU移位器移位器内总线内总线 PCR0R0打入打入B BALUALU移移内内PCPC寄存器间址：寄存器间址：R0R0打入打入B BALUALU移移内内MARMARABABM MDBDB置入置入MBRMBRB BMARMBR移、移、内内PCPCALUALU R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP

17、 PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 IR R0 BALU移位器移位器内总线内总线4 4）操作数地址）操作数地址寄存器寻址：寄存器寻址：R0R0R1R1寄存器间址：寄存器间址：R0R0打入打入B BALUALU移移内内MARMARMAR R1 R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR

18、PC SPPSWABDB控制控制逻辑逻辑 变址：变址：PC AALU移位器移位器内总线内总线MARR0R0PCPCA AALUALU移移内内MARMARABABM MDBDB移移内内C C PC MM MMBRMBR B CMBRMBRB BALUALU R0 R0 CALUALUC CA AB B移移内内MARMAR R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑（3 3）数据信息）数据信息 M IR R0 BALU移位器移位器内总线内

19、总线1 1）R RR R：R0R0打入打入B BALUALU移移内内R1R1DBDBM MDBDBMBRMBRB BMBR移、移、内内R2R2ALUALU R12 2）R RM M：R0R0打入打入B BALUALU内内MBRMBR3 3）M MR R：R2M M R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑

20、M IR R0 BALU移位器移位器内总线内总线4 4）M MM M：M M(源源)R0R0MBRMBRMBRDBDB内内I/OI/OALUALU5 5）R RI/OI/O：C打入打入DBDBMBRMBR内内C CALUALU(计算目的地址计算目的地址)DBDBM MC CALUALU内内MBRMBR(目的目的)R0R3 R0R3 C D C D SP PC PSW MBR AI/O R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP PC PSW MBR R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BA

21、LUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 M IR R0 BALU移位器移位器内总线内总线DBDBMBRMBRDBDBDMADMA方式方式：I/OI/O6 6）I/OI/OR R打入打入I/OI/OMBRMBR内内R0R0ALUALUI/O7 7）I/OI/OM MM M R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 5.5.微命令设置微命令设置(1)(1)

22、数据通路数据通路 操作：操作：ALUALU功能选择：功能选择：ALUALU输入选择：输入选择：输出移位选择：输出移位选择：结果分配：结果分配：R0R0A A、R0R0B B、S S3 3S S2 2S S1 1S S0 0、M M、C0C0DMDM、SLSL、SRSRCPR0CPR0、CPCCPC、CPMARCPMAR、(2)(2)访访M M、I/OI/O 操作：操作：读读 R R地址使能地址使能 EMAREMAR写写 W W置入置入MBRMBR SMBRSMBR，1 1MARMAR向向ABAB送地址送地址0 000 00 MBRMBR与与DBDB断开断开,MARMAR与与ABAB断开断开R=

23、1R=1读读 W=1W=1写写置入置入IRIR SIRSIRM M R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 3.8 3.8 组合逻辑控制方式组合逻辑控制方式3.8.1 3.8.1 时序系统时序系统一一.工作周期划分工作周期划分取指周期取指周期FTFT用于指令正常执行用于指令正常执行源周期源周期STST目的周期目的周期DTDT执行周期执行周期ETET中断周期中断周期ITITDMADMA周期周期DMATDMAT用于用于I/OI/O传送

24、控制传送控制3.8.1 3.8.1 时序系统时序系统设置设置6 6个触发器分别作为各个触发器分别作为各周期状态标志周期状态标志1 1 工作周期开始工作周期开始0 0 工作周期结束工作周期结束在整个指令周期中，任何时候必须、且只能有在整个指令周期中，任何时候必须、且只能有一个工作周期状态标志为一个工作周期状态标志为“1 1”。1.1.取指周期取指周期FTFT从从M M取出指令送入取出指令送入IRIR；公共操作公共操作修改修改PCPC。取指结束时，按操作码和寻址方式取指结束时，按操作码和寻址方式(R/R/非非R R寻址寻址)转相应工作周期。转相应工作周期。3.8.1 3.8.1 时序系统时序系统3

25、.3.目的周期目的周期DTDT4.4.执行周期执行周期ETET按寻址方式按寻址方式(非非R R寻址寻址)形成源地址，从形成源地址，从M M取出取出源操作数，暂存于源操作数，暂存于C C。2.2.源周期源周期STST按寻址方式按寻址方式(非非R R寻址寻址)形成目的地址，或从形成目的地址，或从M M取取出目的操作数，暂存于出目的操作数，暂存于D D。按操作码完成相应操作按操作码完成相应操作(传送、运算、取转移传送、运算、取转移地址送入地址送入PCPC、返回地址压栈保存返回地址压栈保存)；后续指令；后续指令地址送入地址送入MARMAR。3.8.1 3.8.1 时序系统时序系统5.5.中断周期中断周

26、期ITIT关中断、保存断点和关中断、保存断点和PSWPSW、转服务程序入口。转服务程序入口。由硬件完成由硬件完成ITIT指指CPUCPU响应中断请求后，到执行中断服务程序响应中断请求后，到执行中断服务程序前。前。6.6.DMADMA周期周期DMATDMATDMATDMAT指指CPUCPU响应响应DMADMA请求后，到传送完一次数据。请求后，到传送完一次数据。DMADMA控制器接管总线权，控制直传。控制器接管总线权，控制直传。由硬件完成由硬件完成控制流程控制流程(工作周期转换工作周期转换)FTFT双双单单转转SRSR STSTDRDR DTDT ETET DMATDMATDMADMA请求？请求？

27、中断请求？中断请求？ITITSRSRDRDRY YN NY YN N3.8.1 3.8.1 时序系统时序系统二二.时钟周期（节拍）时钟周期（节拍）T T1.1.时钟周期时间：时钟周期时间：即：即：1 1微秒微秒完成一步操作。完成一步操作。机器主要有两种操作：机器主要有两种操作：CPUCPU内部、访问主存内部、访问主存为简化，时钟周期（节拍）的宽度定义为：为简化，时钟周期（节拍）的宽度定义为：主存访问周期的时间主存访问周期的时间。5.5.1 5.5.1 时序系统时序系统2.2.时钟周期数：时钟周期数：T=0：本工作周期结束，新工作周期开始。本工作周期结束，新工作周期开始。每开始一个新节拍每开始一

28、个新节拍T T计数计数，工作周期结束时工作周期结束时T T清清0 0。如需延长，发命令如需延长，发命令：T+1：表示表示 本工作周期没本工作周期没结束，结束，T继续计数。继续计数。一个工作周期中的时钟（节拍）数一个工作周期中的时钟（节拍）数可变可变。一个工作周期包含若干节拍，设置一个时钟周一个工作周期包含若干节拍，设置一个时钟周期计数器期计数器T表示。表示。3.8.1 3.8.1 时序系统时序系统每个时钟结束时设置一个脉冲。每个时钟结束时设置一个脉冲。三三.工作脉冲工作脉冲P PT TP P打入寄存器打入寄存器进行时序转换进行时序转换（周期状态设置（周期状态设置/清除清除时钟时钟T T计数计数

29、/清除）清除）3.8.2 3.8.2 指令流程图与操作时间表指令流程图与操作时间表 这是控制器的核心。将这是控制器的核心。将CPUCPU执行指令的工作机制执行指令的工作机制分为二层：分为二层：拟定指令流程：确定各工作周期中每拍完成的拟定指令流程：确定各工作周期中每拍完成的具体操作（寄存器传送级）。具体操作（寄存器传送级）。列操作时间表：列出每一步操作所需的微命令列操作时间表：列出每一步操作所需的微命令及产生条件。及产生条件。3.8.2 3.8.2 指令流程图与操作时间表指令流程图与操作时间表1.1.取指周期取指周期FTFT（1 1）进入）进入FTFT的方式和条件的方式和条件初始化时置入初始化时

30、置入FTFTFTFTS SR RD DC CQ QQ Q总清总清1 1程序正常运行时同步打入程序正常运行时同步打入FTFT1 1 FTFTCPFTCPFT1 1 FTFT=ET(1 DMAT 1 IT)ET(1 DMAT 1 IT)DMAT(1 DMAT 1 IT)DMAT(1 DMAT 1 IT)+IT IT +3.8.2 3.8.2 指令流程图与操作时间表指令流程图与操作时间表（2 2）取指流程）取指流程MIRPC+1PC上述操作占上述操作占1 1个节拍。个节拍。3.8.2 3.8.2 指令流程图与操作时间表指令流程图与操作时间表（3 3）操作时间表）操作时间表FTCPPCCPT （P）C

31、PFT（P）CPST（P）CPDT（P）CPET（P）PEMAR /让让MAR的内存地址输出到地址总线的内存地址输出到地址总线R /从内存读数据到数据总线从内存读数据到数据总线SIR /将数据总线上的数据置入将数据总线上的数据置入IR，完成完成MIRPCA /PC的值选入的值选入ALU的的A端端S3 S2 S1 S0 M C0 /算术加，低位有进位算术加，低位有进位DM /直传到内总线，完成直传到内总线，完成PC+1PC1ST（逻辑式）逻辑式）/决定下一个工作周期是什么决定下一个工作周期是什么1DT（逻辑式）逻辑式）1ET（逻辑式）逻辑式）FT03.8.2 3.8.2 指令流程图与操作时间表指

32、令流程图与操作时间表操作时间表说明：操作时间表说明：1 1）最左边一列）最左边一列FT0FT0表示在表示在FTFT的第的第1 1个节拍个节拍2 2）第二列表示本拍中应发的电平型微命令，维持）第二列表示本拍中应发的电平型微命令，维持1 1拍，拍，含逻辑式的在条件满足时发。含逻辑式的在条件满足时发。3 3）最右边一列表示脉冲型微命令，在表中中下位置，）最右边一列表示脉冲型微命令，在表中中下位置，示意是在节拍快结束时发。示意是在节拍快结束时发。2.MOV2.MOV指令指令（1 1）指令流程图）指令流程图 （课本（课本P132)P132)图图3-393-39）R (R)-(R)(R)+(R)+X(R)

33、SR.DRSR.DRSR.DRSR.DRMIR,PC+1PCRiMARMMBRCRiMARRiMARPCMARRi-1Ri和和MARMMBRCMMBRCMMBRCMMBRCRi+1RiRi+1RiPC+1PCCMARC+RiMARMMBRCMMBRCRjMARRjMARRjMARPCMARRj-1Rj和和MARRj+1RjRj+1RjPC+1PCMMBRMARMMBRDRiRjRiMBRMBRMPCMARCRjCMBRMBRMMOV指令指令FTST0ST1ST2ST3ST4DT0DT1DT2DT3ET0ET1ET2D+RjMARR (R)-(R)(R)+(R)+X(R)指令流程举例：指令流程举

34、例：MOV R0，（R1）+解：解：FT MIR PC+1PC ST0 R1MAR ST1 MMBRC ST2 R1+1R1 ST3 CMAR ST4 MMBR C ET0 C R0 ET1 PCMAR（2 2）操作时间表）操作时间表CPCCPST（P）CPDT（P）CPET（P）CPFT（P）CPT（P）PEMARRSMBRMBRBS3 S2 S1 S0 MDM1ST（R）V-（R）1DT（R）V-（R）DR 1ET（R）V-（R）DR T+1（R）V-（R）ST1CPMARCPR0 同R0A条件CPR1 同R1A条件CPR2 同R2A条件CPR3 同R3A条件CPSP 同SPA条件CPT（

35、P）PR0AIR5IR4IR3X R1AIR5IR4IR3XR2AIR5IR4IR3XR3AIR5IR4IR3XSPAIR5IR4IR3XPCAIR5IR4IR3+X S3 S2 S1 S0 M-(R)S3 S2 S1 S0 M C0-(R)DMT+1ST0ST0：PCPMARCPR0 同同R0A条件条件CPR1 同同R1A条件条件CPR2 同同R2A条件条件CPR3 同同R3A条件条件CPSP 同同SPA条件条件CPT（P）ST0 ：RMARR0AIR5IR4IR3X /IR5IR4IR3=000表示表示R0R1AIR5IR4IR3X /同上类似，都不是变址同上类似，都不是变址R2AIR5I

36、R4IR3XR3AIR5IR4IR3XSPAIR5IR4IR3XPCAIR5IR4IR3+X /变址寻址，寄存器为变址寻址，寄存器为PCS3 S2 S1 S0 M-(R)/不是自减型寄存器间址不是自减型寄存器间址S3 S2 S1 S0 M C0-(R)/是自减型寄存器间址是自减型寄存器间址R-1DM /ALU结果直接送内总线结果直接送内总线T+1 /本工作周期还有下一拍本工作周期还有下一拍ST1：PCPCCPST（P）CPDT（P）CPET（P）CPFT（P）CPT（P）ST1 ：MMBRCEMAR /让让MAR内的地址送地址总线内的地址送地址总线R /从内存读数据到数据总线从内存读数据到数据

37、总线SMBR /将数据置入将数据置入MBR MBRB /将将MBR的数据选入的数据选入ALU的的BS3 S2 S1 S0 M /ALU对对B的数据不加工的数据不加工DM /ALU结果直接送内总线结果直接送内总线1ST（R）V-（R）/不是自减不是自减/寄存器间址寄存器间址,继续继续ST1DT（R）V-（R）DR /是是,目的数不在寄存器目的数不在寄存器,DT1ET（R）V-（R）DR /是是,目的数在寄存器目的数在寄存器,转转ETT+1（R）V-（R）/不是不是,本本周期还有下一拍周期还有下一拍操作时间表举例：操作时间表举例：ST2 Ri+1Ri CPR0 同同R0A条件条件CPR1 同同R1

38、A条件条件CPR2 同同R2A条件条件CPR3 同同R3A条件条件CPSP 同同SPA条件条件CPPC 同同PCA条件条件CPST（P）CPDT（P）CPET（P）CPFT（P）CPT（P）PR0AIR5IR4IR3X/IR/IR5 5IRIR4 4IRIR3 3=000=000表示表示R0R0R1AIR5IR4IR3X /同上类似，都不是变址同上类似，都不是变址R2AIR5IR4IR3XR3AIR5IR4IR3XSPAIR5IR4IR3XPCAIR5IR4IR3+X/变址寻址，寄存器为变址寻址，寄存器为PCS3 S2 S1 S0 M C0 /+1DM /ALU结果直接送内总线结果直接送内总线

39、1STI/(R)+/继续继续ST1DTI/(R)+DR /目的数在内存，转目的数在内存，转DT1ETI/(R)+DR /目的数在寄存器，转目的数在寄存器，转ETT+1I/(R)+/本工作周期可能还有下一拍本工作周期可能还有下一拍ST2操作时间表举例：操作时间表举例：ST3ST3 ：CMAR或或C+R MARCPMARCPT（P）PR0AIR5IR4IR3X /IR5IR4IR3=000表示表示R0R1AIR5IR4IR3X /同上类似，都是变址同上类似，都是变址R2AIR5IR4IR3XR3AIR5IR4IR3XSPAIR5IR4IR3XPCAIR5IR4IR3 X CB /把操作数地址从把操

40、作数地址从C选到选到B端端S3 S2 S1 S0 M X（R）/加加S3 S2 S1 S0 M X（R）/不加工不加工DM /ALU结果直接送内总线结果直接送内总线T+1 /本工作周期还有下一拍本工作周期还有下一拍ST3操作时间表举例：操作时间表举例：ST4MMBR CCPCCPFT（P）CPST（P）CPDT（P）CPET（P）CPT（P）PEMAR /让让MAR内的地址送地址总线内的地址送地址总线R /从内存读数据到数据总线从内存读数据到数据总线SMBR /将数据置入将数据置入MBR MBRB /将将MBR的数据选入的数据选入ALU的的BS3 S2 S1 S0 M /ALU对对B的数据不加

41、工的数据不加工DM /ALU结果直接送内总线结果直接送内总线1DTDR /目的数不在寄存器目的数不在寄存器,转转DT1ET DR /目的数在寄存器目的数在寄存器,转转ETST4时序状态转换小结时序状态转换小结:1.在每一个时钟周期结束时都发在每一个时钟周期结束时都发CPT。若该时。若该时钟周期不是本工作周期的最后一拍，则应发钟周期不是本工作周期的最后一拍，则应发电平型微命令电平型微命令T+1；若是，则；若是，则T清零。清零。2.在每个工作周期结束时（即在该工作周期最在每个工作周期结束时（即在该工作周期最后一拍），都发后一拍），都发CPFTCPET，但只会使其，但只会使其中一个工作周期的状态为中

42、一个工作周期的状态为1。3.3.双操作数指令双操作数指令RjMARRjMARRjMARPCMARRj-1Rj和和MARRj+1RjRj+1RjPC+1PCDMARMMBRDRi op RjRjRi op DMBRMBRMPCMARSR.DRSR.DRC op RjRjC op DMBRMBRMDT0DT2DT3DT4ET0ET1ET2D+RjMARSR.DRSR.DRR (R)-(R)(R)+(R)+X(R)双操作数指令流程双操作数指令流程MMBRDDT1取指取指取源操作数取源操作数MMBRDMMBRDMMBRDMMBRDMMBRD 练练 习习1.1.拟出加法指令拟出加法指令“ADD (R0)

43、+ADD (R0)+，R1R1”的读的读取与执行流程。该指令的源操作数在取与执行流程。该指令的源操作数在R1R1中中，而目的操作数的寻址方式为自增型双间，而目的操作数的寻址方式为自增型双间址方式。址方式。答答 案案解：解：FT：M-IR,PC+1-PC DT0:R0-MAR DT1:M-MBR-D DT2:R0+1-R0 DT3:D-MAR DT4:M-MBR-D ET0:R1 ADD D-MBR ET1:MBR-M ET2:PC-MARADD (R0)+，R1 练练 习习2.2.设一处理器的数据通路图如课本设一处理器的数据通路图如课本P124P124图图3-333-33所示，整个数据通路采用

44、单向总线结构，寄存所示，整个数据通路采用单向总线结构，寄存器采用独立寄存器结构。试根据此图拟出：器采用独立寄存器结构。试根据此图拟出：（1）MOV(R0)MOV(R0)，-(R3-(R3 )指令的执行流程图。指令的执行流程图。（2 2）MOV(R0)MOV(R0)，-(R3-(R3 )指令的操作时间表。指令的操作时间表。答答 案案 解解:MOV(R0)，-(R3)（1）FT：M-IR,PC+1-PC ST0:R3-1-R3 MAR ST1:M-MBR-C DT0:R0-MAR ET0:C-MBR ET1:MBR-M ET2:PC-MAR 答答 案案（2 2）操作时间表）操作时间表CPPCCPT

45、 （P）CPFT（P）CPST（P）CPDT（P）CPET（P）PEMARR SIRPCA S3 S2 S1 S0 M C0 (A+1)DM1STFT0 FT：M-IR,PC+1-PC ST0:R3-1-R3 MAR ST1:M-MBR-C DT0:R0-MAR ET0:C-MBR ET1:MBR-M ET2:PC-MARCPCCPST（P）CPDT（P）CPET（P）CPFT（P）CPT（P）PEMARRSMBRMBRBS3 S2 S1 S0 M (输出输出B)DM1DTST1CPMARCPR3 CPT（P）PR3AS3 S2 S1 S0 M C0 (A-1)DMT+1ST0DT0R0AS3

46、 S2 S1 S0 M(输出输出A)DM1ETCPMARCPST（P）CPDT（P）CPET（P）CPFT（P）CPT（P）P FT：M-IR,PC+1-PC ST0:R3-1-R3 MAR ST1:M-MBR-C DT0:R0-MAR ET0:C-MBR ET1:MBR-M ET2:PC-MARCPT（P）PEMARWT+1ET1CPMBRCPT（P）PC AS3 S2 S1 S0 M (输出输出A)DMT+1ET0ET2PCAS3 S2 S1 S0 M (输出输出A)DM1FTCPMARCPST（P）CPDT（P）CPET（P）CPFT（P）CPT（P）P FT：M-IR,PC+1-PC

47、ST0:R3-1-R3 MAR ST1:M-MBR-C DT0:R0-MAR ET0:C-MBR ET1:MBR-M ET2:PC-MAR4.4.单操作数指令单操作数指令单操作数指令流程单操作数指令流程ET0ET1ET2op RiRiMBRMPCMARDR op DMBRDR取指取指取操作数取操作数DTFT5.5.转移指令转移指令JMP/JMP/返回指令返回指令RSTRST转移转移/返回指令流程返回指令流程PCMARPC PC SKP R (R)RST (R)+X(PC)ET0ET1ET2取指取指PC+1PCMARRiPCMARRiMARRiMARPCMARMMBRPC,MARRi+1RiMM

48、BRPC,MARPC+CPC,MARMMBRCNJPJP、RST6.6.转子指令转子指令JSRJSR转子指令流程转子指令流程取指取指RiMARRi MARMMBRC MMBRCRi+1RiFTST0ST1ST2ET0ET1ET2PCMARSP-1SP,MARPCMBRMBRMCPC,MARSP-1SP,MARPC+1PC MARPCMBRMBRMRiPC,MARET3PC PC R (R)(R)+NJSRJSR将返回地址将返回地址压栈保存压栈保存7.7.中断周期中断周期ITIT中断周期流程中断周期流程FT 主程序主程序 INTETiIT11IT,INTAPCMBR0ISP-1SP,MARMBR

49、M向量地址向量地址MAR入口地址入口地址PC,MAR 1FTIT0IT2IT3IT4子程序子程序FT0关中断关中断,保存断点保存断点8.DMA8.DMA周期周期DMATDMATDMA周期流程周期流程FT 主程序主程序 DMA请求请求 DACK 1DMAT 与系统总线脱钩与系统总线脱钩 1FTETi恢复原程序执行恢复原程序执行FTDMAT3.8.2 3.8.2 指令流程图与操作时间表指令流程图与操作时间表9.9.控制台操作控制台操作 总清信号的产生：总清信号的产生：（1 1）上电）上电（2 2）按复位键）按复位键 总清信号使总清信号使PC=0PC=0、MAR=0MAR=0、FT=1FT=1。0

50、0号单元：号单元：JMPJMP指令指令1 1号单元：号单元：转移地址（监控程序的入口地址）转移地址（监控程序的入口地址）总清信号导致总清信号导致CPUCPU开始执行监控程序。开始执行监控程序。3.8.3 3.8.3 微命令的综合产生微命令的综合产生1.微命令逻辑条件的综合化简微命令逻辑条件的综合化简 根据操作时间表列出所有微命令，合并根据操作时间表列出所有微命令，合并 优化。优化。2.逻辑实现逻辑实现 作作 业业 设一处理器的数据通路图如设一处理器的数据通路图如P124所示，整个所示，整个数据通路采用单向总线结构，寄存器采用独立数据通路采用单向总线结构，寄存器采用独立寄存器结构。试根据此图拟出