多通道高密度的TDCFPGA主要指标时间测量精度课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《多通道高密度的TDCFPGA主要指标时间测量精度课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 通道 高密度 TDCFPGA 主要 指标 时间 测量 精度 课件
- 资源描述:
-
1、主要内容基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA 的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用基于进位延时链的TDCFPGA工作原理Coarse Counter(Coarse Time)+Time Interpolation within one clock period(Fine Time)(a)(b)时间内插技术在FPGA 中的实现方法采用采用FPGA FPGA 内的进位延时单元实现内插内的进位延时单元实现内插b)Carry chain of
2、a multi-bit addera)Carry-in in a Slicec)Rout in a SLICE基于FPGA进位单元的TDC研究进展2005年:年:100 ps Bin Size,50 ps RMS;TNS Vol.53,Issue 1,Part 2 国际上第一次采用进位延时单元实现时间内插国际上第一次采用进位延时单元实现时间内插2009年:年:50 ps Bin Size,20 ps RMS;TNS Vol.57,Issue 2,Part 1 时间测量性能修正算法时间测量性能修正算法:自校准,温度和电压变化补偿:自校准,温度和电压变化补偿2011年:年:10 ps Bin Si
3、ze(Effective),10 ps RMS TNS Vol.58,Issue 4,Part2 基于吴进远的基于吴进远的Wave Union TDC,进行了深入分析和改进,进行了深入分析和改进1:Unleash1212Device:EP2C8T144C6nPlain TDC:qMax.bin width:160 ps.qAverage bin width:60 ps.nWave Union TDC A:qMax.bin width:65 ps.qAverage bin width:30 ps.WaveUnion TDC by J.WuWaveUnion TDC 国内外现状德国德国GSI:Wa
4、veUnion Type A:10 ps RMS IEEE TNS Vol.58,Issue4,Part 1,pp.1547-1552清华清华:WaveUnion Type A:20 ps RMS IEEE NSS/MIC 2010,pp.396-399高能所:高能所:科大科大:WaveUnion Type B:10 ps RMS IEEE TNS Vol.58,Issue4,Part 2,pp.2011-2018 INV+Delay+MUXWave Union Launcher10-ps TDCFPGA工作原理工作原理10-ps FPGA TDC的主要特性WaveUnion Launcher
5、内嵌在进位链,不占用额外资源内嵌在进位链,不占用额外资源无限振荡次数无限振荡次数(N)Bin Size,RMS v.s.N主要技术指标主要技术指标 9 独立通道,独立通道,60%逻辑资源逻辑资源(XC4VFX60)24 Bits 粗计数,粗计数,168 ms 动态范围动态范围 10 ps RMS,Bin size 10 ps(N=4)123456789 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24050100150200NTDC BinABC10-ps TDCFPGA 的数据处理tNtttkttttttttttNNkk)1(.)1(.20030320
6、2101CLKOSCTTtN times OscillationN1ii00tN1tRMS timing precision(delay)vs.N,误差主要来自:,误差主要来自:Non-uniformed distribution of the carry chain delay(cell)Random uncertainty of the oscillation period(osc)Other contributors,e.g.the steady of the clock(other)Three possible cases:Case 1:osc cell2other2cell2oscd
7、elayN141NcelldelayN1osccell2Noscdelay21N10-ps TDC 的时间测量分析的时间测量分析48121620242832324681012141618NRMS(ps)test80100120140160180200020040060080010001200Time Interval(ps)CountRMS:8 ps时间测量精度仿真和测试的比较Test:RMS vs.N14812162001020304050607080NRMS(ps)=0 ps=10 ps=30 psCase 1:osc cell 321Simulation:RMS vs.NActual i
8、mplementation falls in to Case 2(a)(b)(c)10-ps TDCFPGA 应用考虑Pros and Cons Larger N results in smaller bin size,lower timing precision Larger N results in larger dead time (N+1)*TCLK,200250300350400450500050010001500200025003000Time Inerval(ps)Count ABFit of AFit of BBA20022525027530032535037540042545
9、0475500500050010001500Time Interval(ps)Count ABFit of AFit of BBANo AveragingN=4B:325 psA:350 ps主要内容基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用基于FPGA 的高性能时间测量插件研制50 ps RMS,100 ps Bin NIM,USB,other platforms 16 Channels,170 ms D
10、ynamic range single-ended input,Range from-5V5V,with on-board fast discriminator 80100120140160180200020040060080010001200Time Interval(ps)CountRMS:8 psTDC Logic IP Design,+Trigger Matching 170 ms Dynamic range LVDS input 9 Channels in XC4VFX60,20 ps RMS,50 ps Bin cost less than 20%of the total logi
11、c elements(total 50k LUTs and Registers available in XC4VFX60)10 ps RMS,12 ps Bin,cost 60%of the total logic elements 基于FPGA 的高性能时间测量插件研制温度补偿温度补偿TDCVirtex 5 FPGA通用高性能插件(PXI,VME)25 ps RMS,30 ps Bin 170 ms Dynamic range LVDS input,16 channels,on PXI,VME Trigger Matching 5506006507007508008509000100020
展开阅读全文