单稳态多谐振荡器电路课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《单稳态多谐振荡器电路课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 稳态 多谐振荡器 电路 课件
- 资源描述:
-
1、第 8 章 循序邏輯電路之設計及應用 8-2 非同步計數器8-3 移位暫存器8-4 狀態圖及狀態表簡介8-5 同步計數器8-1 時鐘脈衝產生器8-6 應用實例介紹一、無穩態多諧振盪器一、無穩態多諧振盪器1.TTL閘無穩態多諧振盪器 使用 TTL 反及閘連接的多諧振盪器,如下圖所示,TTL 的臨界電壓約為 1.4V,當輸入電壓高於或低於臨界電壓時,邏輯閘將轉態工作,反相閘 3、4 是用來作波形整形之用,以輸出標準方波,其週期 T 由 C1、C2 及各閘之內部輸入阻抗決定,電阻器 R1、R2 大小與各閘之內部阻抗之臨界電壓 VT 有關,一般都使用 1k的電阻器。.8-1時鐘脈衝產生器節目錄節目錄節
2、目錄節目錄2.CMOS閘無穩態多諧振盪器 如下圖為 CMOS 閘無穩態多諧振盪器電路,CMOS 之臨界電壓 VT約為所加電源電壓的一半,即 。電阻 RS 的作用在隔離 RC回路與反相閘 1,以避免反相閘輸入端的保護二極體影響到振盪週期。節目錄節目錄二、單穩態多諧振盪器二、單穩態多諧振盪器1.電路 單穩態多諧振盪器為一觸發振盪電路,只有一個穩定狀態,當被外加信號觸發轉態,經過一預定的時間後,再恢復為原來的穩定狀態,而輸出為一脈波寬度固定的脈波,此電路又稱為單擊(one shot)電路。如下圖所示。節目錄節目錄2.波形下圖所示為 CMOS 閘組成的單穩態多諧振盪器電路波形,因NOR 閘 2 的輸入
3、端接電阻器 R1至 VDD,所以其輸出端為 Lo,在沒有輸入信號觸發時,將永遠維持此一穩定狀態。若輸入端有正脈波輸入時,NOR 閘 1 將轉態使輸出為 Lo,經電容器 C 交連至 NOR 閘 2,使其轉態輸出變為 Hi。此時電容器 C 將經由電阻器 R1 充電,當充電到臨界電壓 VT 以上時,NOR 閘 2 將轉態使輸出為Lo,回復到原來的穩定狀態,其脈波寬度由 R1C 的大小來決定。節目錄節目錄節目錄節目錄一、計數模數一、計數模數2n型之非同步計數器型之非同步計數器 所謂計數模數 2n 型之非同步計數器乃是利用 n 個正反器,即可設計具有2n 種狀態(計數值範圍為 0 2n1)的非同步計數器
4、,其中每一個正反器均具有除二之作用,依其計數類型,概分為上數型、下數型、上下數型三種。.8-2非同步計數器節目錄節目錄1.上數型乃是將前級正反器的標準輸出 Q,連接到後級正反器的時脈輸入端,脈波數愈多,計數值就愈大,且每次均增 1,電路如下圖所示。節目錄節目錄2.下數型乃是將前級正反器的反相輸出 ,連接到後級正反器的時脈輸入端,脈波數愈多,計數值就愈小,且每次均減 1,電路如下圖所示。Q節目錄節目錄3.上下數型乃是將前級正反器的標準輸出 Q、反相輸出 ,透過組合邏輯電路,連接到後級正反器的時脈輸入端,此組合邏輯電路為一資料選擇器(多工器),當 時,為一上數計數器,但當 時,為一下數計數器,電路
5、如下圖所示。QUP/DOWN=1UP/DOWN=0節目錄節目錄二、計模數非二、計模數非2 2n n型之非同步計數器型之非同步計數器 當計數模數不是 2n 倍數而為 N 時,則令計數到 N 值時,將之重置歸零,重新再數,即可得到模數為 N 之計數器。歸零方法為利用正反器之清除端CLR 與反及閘 NAND Gate 即可達成,下圖為一模數為 6 之上數非同步計數器電路與狀態表。節目錄節目錄節目錄節目錄三、非同步計數器計時脈波的週期三、非同步計數器計時脈波的週期 若有n個正反器,1個邏輯閘構成之非同步計數器。每個正反器的延遲時間為tFF,邏輯閘延遲時間為tGate,則計時脈波的最小週期(電路總延遲時
6、間)Tmin與計時脈波旳最高頻率fmax分別為:節目錄節目錄節目錄節目錄由上述可知:非同步計數器之優點為電路設計簡單,缺點為電路的總延遲時間會隨著正反器數目的增多而增加,故速度較慢,不適合用在高頻電路。四、常用非同步計數器四、常用非同步計數器ICIC1.7490 除10非同步計數器,由除2 及除5 兩計數 器組成,兩個計數器可分開單獨使用。2.7492 除12 非同步計數器,由除2 及除6 兩計數 器組成,兩個計數器可分開單獨使用。3.7493 除16非同步計數器,由除2 及除8 兩計數 器組成,兩個計數器可分開單獨使用。節目錄節目錄.移位暫存器之分類(1)依資料傳遞方式區分:左移暫存器(Sh
7、ift Left Register)。右移暫存器(Shift Right Register)。左右移暫存器(Shift Left&Right Register)。.8-3移位暫存器節目錄節目錄一、移位暫存器簡介一、移位暫存器簡介(2)依資料輸入、輸出方式區分:(1)串列輸入串列輸出(SISOSISO,Serial In Serial Out)移位暫存器。(2)串列輸入並列輸出(SIPOSIPO,Serial In Parallel Out)移位暫存器。(3)並列輸入串列輸出(PISOPISO,Parallel In Serial Out)移位暫存器。(4)並列輸入並列輸出(PIPOPIPO,P
8、arallel In Parallel Out)移位暫存器。節目錄節目錄二、移位暫存器之資料傳遞方式二、移位暫存器之資料傳遞方式1.右移暫存器 每一級的 Q 輸出連到下一級輸入,在每一個時脈輸入後,資料將向右移一位。2.左移暫存器 每一級的 Q 輸出連到上一級輸入,在每一個時脈輸入後,資料將向左移一位。3.左右移暫存器 若暫存器具有使資料左移、右移的功能,稱為左右移暫存器。節目錄節目錄三、移位暫存器之資料輸入、輸出三、移位暫存器之資料輸入、輸出 方式方式1.串列移位暫存器 串列移位暫存器是一次一個位元將資料移入暫存器內,資料傳輸速度慢,但使用元件少。2.並列移位暫存器 並列移位暫存器是同時能將
9、所有位元資料移入暫存器內,資料傳輸速度快,但使用元件多。節目錄節目錄四、移位暫存器四、移位暫存器ICIC 在現有 IC 中,暫存器的包裝種類非常多,但其工作情形不外乎上述的串列輸入串列輸出(SISO)、串列輸入並列輸出(SIPO),並列輸入並列輸出(PIPO),並列輸入串列輸出(PISO)等四種,如編號74164 為具有 SISO 與SIPO 功能的八位元移位暫存器 IC,74165 為具有 SISO 與 PISO 功能的八位元移位暫存器 IC,其中74198 為具有 SISO、SIPO、PISO、PIPO 與左、右移位的八位元移位暫存器 IC,因兼具各項特性,故稱為通用暫存器。節目錄節目錄一
10、、組合邏輯電路與循序邏輯電路之一、組合邏輯電路與循序邏輯電路之 區別區別1.組合邏輯電路 組合邏輯電路(Combinational Logic Circuit),係由基本邏輯閘所組成,輸出狀態的改變,完全由當時外界的輸入組合而得,不具回授路徑與記憶元件,故目前的輸出狀態並不會影響到下一個時間的輸出。.8-4狀態圖及狀態表簡介節目錄節目錄2.循序邏輯電路 循序邏輯電路(Sequential Logic Circuit),其組成除了組合邏輯電路外,包括記憶元件(如第七章介紹的正反器,即為單一位元的記憶元件),輸出狀態的改變,除與當時外界的輸入信號有關,還受記憶元件的影響,使其與之前的輸出狀態亦有關
展开阅读全文