电力系统远动04远动信息的时序和同步课件.ppt

1、第四章 远动信息的时序及同步第一节第一节 远动信息的时序远动信息的时序第二节第二节 帧同步帧同步第三节第三节 位同步位同步第四节第四节 同步的性能同步的性能第一节第一节 远动信息的时序远动信息的时序信息在信道上的传输通常采用多路复用技术多路复用是指把若干个彼此无关的信号合并为一个复合信号，并在一条共用信道上进行传输。多路复用技术有频分多路制和时分多路制等。第一节第一节 远动信息的时序远动信息的时序多路复用技术有频分多路制和时分多路制等。频分多路制，各路信号的传输频率不同。时分多路制，被传输的信号按先后顺序在各自占用的时间间隔中传送。第一节第一节 远动信息的时序远动信息的时序（1 1）频分多路复

2、用）频分多路复用多路复用器连接许多低速线路，在一条速度较高的线路上传输。在频率上把要传输的几路信息合在一起，形成一个合成的信号后进行传输。信道的可用频率带宽被分成几个互不交叠的频段，每路信号占据一个频段。频分复用的主要问题是各路信号之间容易产生相互干扰（称为串扰）。引取串扰的主要原因是信号频谱间的相互交叉和信号被调制后由于调制系统的非线性而带来的已调信号的频谱展宽。这种已调信号的频谱展宽之后也易发生相互交叉而令信号失真和无法解调接收。第一节第一节 远动信息的时序远动信息的时序（1 1）频分多路复用）频分多路复用因此，使用频分复用技术一是要求复用频谱之间有足够大的保护间隔，二是要求调制系统具有很

3、高的线性滤波功能，这就带来设备造价问题。一般应用于模拟信号如语音信号，计算机网络系统一般不使用频分复用。应用：广播电视、电缆电视、数字数据传输（需要将数字信号转换为模拟信号）第一节第一节 远动信息的时序远动信息的时序（2 2）时分多路复用）时分多路复用适用于数字技术采用分时技术，每路分配一个时隙。如果某路终端装置无字符发送，则多路复用器发送一个空字符，以保持序列顺序。较早的Internet网大多使用T1/E1（1.544Mbps/2.048Mbps)或T3/E3(45Mbps/34Mbps)速率的传输信道,广大计算机用户通过相应的连接设备共享这些信道第一节第一节 远动信息的时序远动信息的时序远

4、动信息在远动信道上的传输采用时分多路制。CDT规约中，8位码元构成一个字节，6个字节构成一个码字，多个码字构成一帧。polling规约中，多个字节构成一个报文。远动信息的发送时间顺序和接收时间顺序，可以用位、字节、码字来表征。第一节第一节 远动信息的时序远动信息的时序一、远动信息的位微机远动装置中，远动信息通过串行接口电路发送和接收。串行接口电路向信道发送或从信道接收的一位数据就是远动信息的一个码元，也称为一位。远动装置通过串行接口电路每秒钟向信道发送或从信道接收的码元数，称为码元传输速率或波特率。远动信息的发送波特率和接收波特率，由串行接口电路的发送时钟和接收时钟进行控制。当串行接口电路工作

5、在同步通信方式时，串行接口电路的发送时钟频率等于远动信息的发送波特率，接收时钟频率等于远动信息的接收波特率。第一节第一节 远动信息的时序远动信息的时序当利用远动装置中CPU的时钟脉冲信号产生申行接口电路的发送时钟时，必须借助分频电路，把CPU的时钟脉冲频率降低到远动信息的码元传输速率。分频电路的分频系数第一节第一节 远动信息的时序远动信息的时序初始化初始化82538253时，将计数器时，将计数器1 1的工作方式设置为方的工作方式设置为方波速率发生器方式，写入的计数值等于波速率发生器方式，写入的计数值等于。第一节第一节 远动信息的时序远动信息的时序MC14411的主振脉冲频率为1.8432MHz

6、，主振脉冲经内部分频电路分频后可以输出多个不同频率的信号。第一节第一节 远动信息的时序远动信息的时序微机远动装置中远动信息的码元传输速率由串行接口电路的发送时钟和接收时钟进行控制。同步通信时，串行接口电路发送/接收时钟频率等于远动信息的码元传输速率，即波特率。这时，发送/接收时钟信号的周期等于一位码元的时间宽度。异步通信时，发送/接收时钟频率和远动信息的波特率之间有一个系数关系。第一节第一节 远动信息的时序远动信息的时序二、字节和码字串行接口电路完成并行/串行转换和串行/并行转换。远动装置发送远动信息时，CPU每次通过数据总线并行地向串行接口电路输出一个字节，串行接口电路接收到一个字节后，再一

7、位一位地向信道串行抽出。当远动装置接收远动信息时，串行接口电路从信道一位一位地串行接收，当收满一个字节后CPU通过数据总线并行地从串行接口电路读入一个字节。第一节第一节 远动信息的时序远动信息的时序CDT规约中每个码字固定取48位，划分为6个字节进行发送和接收。因此发送端设有发送字节计数器，在发送远动信息的过程中，发送字节计数器从1计数到6表示发完一个码字。同理接收端有接收字节计数器，从1计数到6表示收完一个码字。一帧信息通常由多个码字组成，所以在接收和发送远动信息的过程中，收发两端还必须对码字个数进行计数。每当字节计数器计数到6时，码字计数器加1，码字计数器的最大计数值等于一帧中码字的个数。

8、当码字计数器从1计数到最大计数值时，表示发送或接收完一帧远动信息。第一节第一节 远动信息的时序远动信息的时序对polling规约，发送和接收的远动信息以报文格式出现，各种报文的字节数不等，但每个报文的头部总有1-2个字节用来说明这个报文的字节数。因此在发送和接收polling规约的报文时，收发两端仍然要对报文进行字节计数，不过字节计数值不是固定地从1计数到6，而是以报文头中给出的报文字节数为准。第一节第一节 远动信息的时序远动信息的时序三、同步的必要性远动装置发送远动信息时，要求收端的码字计数器、字节计数器的计数值，必须和发端的码字计数器、字节计数器的计数值保持一致，只有这样收端对信息的识别才

9、是正确的。第一节第一节 远动信息的时序远动信息的时序发送端每位码元的发送由发端串行接口电路的发送时钟控制，接收端在接收每位码元时由收端串行接口电路的接收时钟控制，发送时钟频率和接收时钟频率必须设置相等。即使如此，它们之间仍然存在一定频差，将产生相位差。如果相位差不断积累，到一定时间收发两端将出现错位。远动装置的同步，就是要保证收发两端码字计数器和字节计数器的计数值一致，并且使接收时钟的相位与发送时钟的相位差不超过允许值。只有这样，才能保证接收端对接收信息识别的正确性。第二节第二节 帧同步帧同步一、帧同步如果发送端在每帧发送信息字之前，先发送同步码字，即每帧以同步码字开头，标明一核的开始。接收端

10、从接收信息中检测到正确的同步码字后，将接收端的码字计数器和字节计数器置成与发送端相同的计数状态，这种同步方式叫帧同步。第二节第二节 帧同步帧同步比如发送端每帧发送完同步码字后，置发端码字计数器的计数值为1，字节计数器的值为0。当接收端从接收的信息序列中检测出同步码字后，也将接收端的码字计数器置为1，字节计数器置为0，便实现了两端码字计数器和字节计数器计数值的一致。这时接收端就完全可以按照规约规定的帧结构和码字结构，用本端码字计数器和字节计数器的计数值，对接收信息进行识别，保证远动信息的正确接收。因此，帧同步是实现在接收端正确识别帧的起始的方法，对每一帧的同步码字的检出是接收端完成信息接收的前提

11、条件。第二节第二节 帧同步帧同步帧同步中的同步码字也称帧同步码或同步字，同步字取一组特定的不变的字符。部颁CDT规约中规定的同步字是按它在通道中的传送顺序为三组EB90H来取值。因为EB90H具有较好的自相关特性，且三组EB90H构成的同步字正好48位，与信息字的位数相等，处理较为方便。第二节第二节 帧同步帧同步二、同步字的检测串行接口电路向信道传送信息时，一个字节一个字节地进行。对每一个字节首先传送字节中的低位，最后传送字节中的高位。为了保证同步字在通道中的传送顺序为三组EB90H,写入串行口的同步字应该是三组D709H。第二节第二节 帧同步帧同步接收端对同步字的检测分为两种情况。一种情况是

12、接收端正确接收完一核信息后，在下一恢的同步字应该出现的时间间隔内寻找同步字，这种工作状态叫惯性同步状态。另一种情况是收发两端处于失步状态，比如接收端刚开机工作，这时，接收端必须从接收信息中首先寻找出同步字，才能进入对后续码字的接收，这种工作状态叫搜索同步状态。第二节第二节 帧同步帧同步第二节第二节 帧同步帧同步部颁CDT规约要求远动信息的传送采用同步通信方式。当发送端用同步通信方式发送信息时，串行数据流中不存在字节的起点标志。在收发两端失步，使收端进入搜索同步状态时，接收端对同步字中的第一个D7H和09H的检侧，必须由串行接口电路从按位搜索开始。其方法是:对串行接口电路初始化时，首先写入方式控

13、制字，设置工作方式为同步通信、每个字符长度为8位、选择双同步字符;接着写入两个同步字符D7H和09H;最后由命令控制字置串行接口电路进入搜索方式。第二节第二节 帧同步帧同步串行接口电路在串行移位接收数据时，每接收一位便把接收移位寄存器中的数据与写入的同步字符比较一次。直到两者相同，可以认为找到了同步字符，即找到同步字中的第一组D709H。同时也就找到了数据流中字节的起点。自此以后，串行接口电路开始按8位字符长度接收数据。对剩下的两组D709H，把它们看作四个特定字节，由程序对陆续收到的字节进行判断，看是否是两组D709H。如果又连续收到两组D709H，表示搜索同步字成功，转控制字接收。否则认为

14、按位搜索到的D709H是假同步码，必须再回到按位搜索。第二节第二节 帧同步帧同步当接收端正确接收到同步字，并同步接收完一帧信息后，应该继续接收下一帧的同步字。此时，发端在发完一帧信息后，也进入下一帧同步字的发送。因此接收端是在同步字出现的时刻检测同步字，串行接口电路仍然保持按字节接收数据的工作状态，字节和字节之间的界限还存在。这时同步字的检侧可以直接由软件完成，即程序对连续收到的6个字节逐个进行判断，看是否是三组D709H。如果是，这一帧的同步字找到，可以进入后续码字的接收，否则重新转入搜索同步状态的按位搜索。第三节第三节 位同步位同步位同步是指收发两端的位相位一致，即码元和码元的起止时刻对齐

15、。由于码元的发送和接收分别由发送端和接收端串行接口电路的发送时钟和接收时钟控制，所以位同步就是要使发送端串行接口电路的发送时钟和接收端串行接口电路的接收时钟始终保持相位一致。第三节第三节 位同步位同步当接收端检测到一帧信息中的同步字后，收端处于同步接收状态。由于发端的发送时钟和收端的接收时钟之间有一定频率误差，由它产生的码元相位差即位的相位差，在一帧信息的接收过程中将一位一位地逐步积累。若不及时消除这种位相差，接收进行到一定的时间后，累积的位相差会使收发两端错位，导致收端进入失步状态。因此要保证收发两端同步工作，不仅需要帧同步，还要有位同步措施。第三节第三节 位同步位同步一、数字锁相原理发送端

16、发送时钟的周期等于一位码元的时间宽度，因此接收端收到的数字信息中含有发送端发送时钟的相位信息。接收端可以在接收信息的过程中，以接收到的信息相位为基准，不断调整收端接收时钟的相位，减小收发两端的位相差，从而不至于出现因位相差的积累而失步的现象。第三节第三节 位同步位同步ua是收端接收到的经解调后的信息序列，它是校正脉冲发生器的输入信号，当ua中的码元从0变成1或者从1变成0，即ua出现变位时，会使校正脉冲发生器输出一个校正脉冲ub。ub的脉冲宽度大大小于ua的码元宽度，它是一个窄脉冲信号。因为ua变位只可能出现在发送码元的开始或结束时刻。所以ub也只会在发送端位的起始或结束时刻出现，它可以代表发

17、送端的位相位第三节第三节 位同步位同步图4-5中分频电路的输出uc是收端接收到的经解调后的信息序列，uc的周期等于接收一位码元的时间宽度。由于发端的串行接口电路在发送时钟的下降沿将发送码元串行移位输出，而收端的串行接口电路在接收时钟的上升沿对接收码元采样输入。因此当发端的发送时钟和收端的接收时钟相位一致时，收端是在每位码元的中心位置采样接收。只要收发两端的位相差不大于半个码元宽度，都能保证收端对码元正确接收。为了使两端的位相差不超过半个码元，收端在接收码元的过程中必须不断检测两端的位相差，并根据检测情况调整收端的位相位，减小位相差，使两端的位相差不至于积累太大。第三节第三节 位同步位同步相位比

18、较器完成将ub(它代表发送端的位相位)和uc(它代表接收端的位相位)进行相位比较。如果ub出现在uc的前半周，即uc等于零的半周，说明接收端的位相位超前发送端的位相位。如果ub出现在uc的后半周，说明接收端的位相位滞后发送端的位相位。第三节第三节 位同步位同步计数脉冲控制电路的作用是：根据相位比较器的比较结果，调整收端分频电路的分频系数。当收端不进行位相位调整时，分频电路的分频系数按式(4-1)计算。如果相位比较器的比较结果是接收端的位相位超前发送端的位相位，则由计数脉冲控制电路调整分频电路的分频系数为+1，这时分频电路的输出uc频率降低、周期加长，对下一个码元的位相位实现了滞后校正。第三节第

19、三节 位同步位同步反之，若接收端的位相位滞后发送端的位相位，则调整分频电路的分频系数为-1，这时分频电路的输出uc频率增大、周期变短，对下一个码元的位相位实现了超前校正。计数脉冲控制电路对分频电路分频系数的调整，必须在接收信息有变位，使校正脉冲发生器输出校正脉冲时才能进行。在接收信息没有变位出现时，不产生校正脉冲，分频电路按原有的分频系数工作。第三节第三节 位同步位同步二、数字锁相电路数字锁相电路的功能一是完成对收发两端位相位的比较，到断其超前和滞后状态;二是根据判断结果，调整接收端分频电路的分频系数，使收端的位，即码元的宽度变长或变短，从而达到缩小两端位相差韵目的。第三节第三节 位同步位同步

20、图中的两个JK触发器和CD4520加法计数器构成收端的分频电路。分频电路的输出f6是串行接口电路的接收时钟。校正脉冲产生电路由图4-7中的异或门、触发器ZX1和ZX2组成。Yl，Y2和H1完成相位比较和计数脉冲控制。第三节第三节 位同步位同步经解调后的接收信息序列TDM与本地产生的通道信号复现码TDF在异或门中进行比较。当TDM发生变位时，异或门输出1，fCLK的上升沿将变位检出触发器ZX1置1，进而使通道信号复现触发器ZX2在的上升沿改变状态，实现TDF跟踪TDM变化。当TDF跟踪TDM变位后，异或门出0，fCLK的上升沿将使ZXl从1回0。所以ZX1在每次TDM变位时，输出一个宽度等于fC

21、LK周期的脉冲，称为校正脉冲。第三节第三节 位同步位同步分频电路中的两个JK触发器，起到调整分频系数的作用。fCLK是JK触发器的计数脉冲。由于它们的RS端都接0V，所以当JK端为0时，fCLK脉冲不改变JK触发器的状态；当K端为“1”时fCLK使JK触发器改变一次状态。第三节第三节 位同步位同步当TDM无变位时，ZXl输出为“0，ZX1输出为1，这时两个JK触发器按二进制计数工作，构成四分频电路。当TDM有变位时，ZX1输出校正脉冲。若校正脉冲出现在分频电路的输出f6的前半周，判断为收端位相位超前，这时输入的一个fCLK脉冲不改变两个JK触发器的状态，使JK触发器的这一次计数循环变为五分频电

22、路，从而实现了滞后校正。若校正脉冲出现在f6的后半周，判断为收端位相位滞后，此时JK触发器这一次计数循环变为三分频电路，实现了超前校正。第三节第三节 位同步位同步8253的计数器0作分频电路；计数器2，D触发器和与门完成相位比较；分频系数的调整由软件实现。第三节第三节 位同步位同步初始化8253时使计数器0和计数器2都工作在方式3-方波速率发生器。选择脉冲信号fCLK作计数器0和计数器2的时钟输入。由于计数器0的控制端G0为高电平，使计数器0始终按写入的计数值对输入CLK0的脉冲计数，即以计数值为分频系数，将fCLK的频率降低到码元传输速率，其输出OUT0送8251A的接收时钟端。写入计数器0

23、的计数值可以由软件进行调整，达到调整分频系数的目的。计数器2的控制端G2同与门的输出相连，当与门输出高电平时，允许计数器2计数，当与门输出低电平时，禁止计数器2计数。第三节第三节 位同步位同步相位比较器由D触发器和与门组成。接收信息序列ua送D触发器的D输入端，D触发器的时钟输入由接收时钟提供。D触发器的非端输出和接收的信息序列ua相与，送8253的G2端。当收发两端位相位相同时，与门输出的脉冲，也就是G2的输入脉冲，其宽度恰好为半个码元宽，即T/2；当收端的位相位超前于发端的位相位时，G2输入脉冲的宽度小于T/2；当收端的位相位滞后于发端的位相位时，G2输入脉冲的宽度大于T/2。三种情况的波

24、形见图4-9。由于G2脉冲的宽度就是允许计数器2计数的时间，所以计数器2的计数值大小，反映出G2脉冲的宽度，也就反映出收发两端的位相差。第三节第三节 位同步位同步如果G2脉冲的宽度正好为T/2时，计数器2的计数值应该等于N，这时写入计数器0的计数值为分频系数S。在数字锁相电路工作过程中，由程序不断读计数器2的计数值，并和N比较。若计数值大于N，表示G2脉冲的宽度大于T/2，由程序重写计数器0的计数值，使其小于，将使接收时钟周期缩短，对下一个码元的位相位作了超前调整。若计数值小于N，表示C2脉冲的宽度小于T/2，重写计数器0的计数值，使其大于，将使接收时钟周期加长，对下一个码元的位相位作了滞后调

25、整。第三节第三节 位同步位同步 第三节第三节 位同步位同步三、通信方式与位同步部颁CDT规约要求远动信息的传送采用同步通信方式。以同步通信方式发送信息时，收端的帧同步措施可以通过对同步字的检测，将信息序列按字节划分开。但在实现帧同步后，按字节接收的过程中，为了消除发端的发送时钟和收端的接收时钟之间的频差所产生的位相差，收端必须同时采用位同步措施。第三节第三节 位同步位同步现场运行的远动系统有些采用异步通信方式传送远动信息。异步通信用一位起始位表示字符的开始，用停止位表示字符的结束，以此构成一帧信息。由于起始位起到使该字符内各位码元保持位同步的作用，因此收端不必再采用其它措施实现位同步。异步通信

26、时，接收/发送时钟频率与接收/发送码元的速率有如下关系接收/发送时钟频率=n接收/发送码元速率其中n=1,16,32,64。第三节第三节 位同步位同步以n=16为例，串行接口电路在寻找每一个字符的起始位时，由接收器在每一个接收时钟的上升沿对输入进行采样，并检测接收信息上的低电平是否保持8或9个连续的时钟周期，以此确定是否是起始位。这样既可以删除干扰信号，又可以比较准确地确定起始位的中间点，从而提供一个准确的时间基准。从这个基准时间开始，每隔16个时钟周期对后续的信息采样，使每一个采样点都基本在每一位码元的中心位置。第三节第三节 位同步位同步由于每一个字符只有58位码元，在接收一个字符的时间内，

27、发送时钟和接收时钟之间的频差积累很小，到下一个字符接收时，接收器通过对起始位的检查，又实现一次位同步。因此异步通信是由起始位对每个字符完成一次位同步，使发送时钟和接收时钟之间的频差造成的相位差不会积累太大。但异步通信由于有起始位和停止位，降低了信息的传输效率。第四节第四节 同步的性能同步的性能通过检测同步字完成帧同步时，由于信道的干扰，可能出现漏同步和假同步。用数字锁相电路完成位同步时，存在反校的可能性。第四节第四节 同步的性能同步的性能一、漏同步和假同步当同步字在信道中受到干扰，使其中某些码元发生变位，致使收端检测不出同步字时，称为漏同步。当接收到的信息序列中，出现与同步字相同的码序列时，在

28、对同步字检测时会把它误判为同步字，造成假同步。第四节第四节 同步的性能同步的性能为了有效地降低假同步和漏同步概率，在搜索同步状态时，由于假同步出现的可能性大，应严格防止假同步出现，通常取，m=0为了尽量减少漏同步出现，在惯性同步状态时，可选择m0，允许同步字发生m位差错。第四节第四节 同步的性能同步的性能二、位同步的反校用数字锁相电路实现位同步的目的是:通过对接收端接收时钟相位的调整，使接收端接收某一个码字第i位码元时的接收时钟和发送端发送同一个码字第i位码元时的发送时钟相位相同。当收发两端发送时钟和接收时钟的相位差时，数字锁相电路在工作过程中，通过相位调整，会使两者的相位差继续增加，直到2，造成两端时序错一位，这种情况称为反校。第四节第四节 同步的性能同步的性能图4-10是收端接收某一个码字第i位码元时，接收时钟相位滞后于发送时钟，并且与发端发送时钟的相位差，出现反校的相位比较波形。由于滞后的相位，使校正脉冲ub出现在uc的前半周，相位比较器将判断为收端位相位超前发端位相位，从而对收端位相位进行滞后校正。校正的结果会使相位差继续增大，直至2，致使发端第i位码元的发送时钟对应收端(i-1)位码元的接收时钟，造成接收的时序错一位，即滑步。当出现这种情况时，只能借助帧同步措施很快发现，并加以纠正。所以数字锁相必须和帧同步措施相配合，方能实现同步通信时对同步的要求。