第7章-门电路和组合逻辑电路《电子技术(第2版)》课件.ppt

1、第一节第一节 常用的数制常用的数制数制就是计数的方法，数制就是计数的方法，常用的计数制有常用的计数制有十进制十进制；六十进制、二十四进制、三十（或三十一）、十二进制等六十进制、二十四进制、三十（或三十一）、十二进制等数字系统中多采二进制；八进制和十六进制数字系统中多采二进制；八进制和十六进制1.十进制十进制 十进制有十进制有0,1,9共十个数码，低位数共十个数码，低位数码到高位数码的进位是逢码到高位数码的进位是逢10进进1,十进制十进制数可以用数可以用10的幂的整数倍之和来表示的幂的整数倍之和来表示inmiimmnndddddN10101010101110011102、二进制数、二进制数二进位

2、的基数为二，每位数码只有二进位的基数为二，每位数码只有0或或1两种可两种可能，其进位规律是逢而进一。其按权展开规律与能，其进位规律是逢而进一。其按权展开规律与十进制相同，其一般形式为：十进制相同，其一般形式为：inmiidN212例如：例如：1021012342)25.19(21202121202021)01.10011(3、八进制、八进制八进制有八进制有0,1,7共八个数码，基数为共八个数码，基数为8其进位其进位是逢是逢8进进1。其按全展开的一般形式为：。其按全展开的一般形式为：inmiidN8184、十六进制、十六进制inmiidN16116十六进制有十六进制有0，1，9，A，F共共16个

3、数码符个数码符号，其中号，其中A，F等等6个符号分别表示个符号分别表示10，15。其按全展开的一般形式为：其按全展开的一般形式为：5、不同数制间的转换、不同数制间的转换 非十进制数转换为十进制数，可以将非十进非十进制数转换为十进制数，可以将非十进制数写为按权展开式，得出相加结果，就是与其对应制数写为按权展开式，得出相加结果，就是与其对应的十进制数。的十进制数。十进制数转换成非十进数十进制数转换成非十进数 整数部分可以采取连除法，即将原来十进制数整数部分可以采取连除法，即将原来十进制数连续除以转换计数体的基数，每次除完所得余数为连续除以转换计数体的基数，每次除完所得余数为转换数的系数，先得到得余

4、数为地位，后得到的余转换数的系数，先得到得余数为地位，后得到的余数为高位，直到除得的商为数为高位，直到除得的商为0，也就是，也就是“除基数、除基数、得余数、作系数，从低位到高位。得余数、作系数，从低位到高位。”例如：（例如：（26）10转换成二进制数转换成二进制数 226213余0d026余1d123余0d221余1d320余1d4低低高高（26）10=（11010）2小数部分采用连乘法，即将原来十进制纯小数小数部分采用连乘法，即将原来十进制纯小数部分乘以要转换出的基数，取其乘积的整数部部分乘以要转换出的基数，取其乘积的整数部分作系数，剩余的纯小数部分再接着乘。直至分作系数，剩余的纯小数部分再

5、接着乘。直至纯小数部分为纯小数部分为0或到一定精度为止。也就是或到一定精度为止。也就是“乘基数、取整数、作系数，从高位到低位。乘基数、取整数、作系数，从高位到低位。”例如：将（例如：将（0.78125）10转换成二进制数转换成二进制数0.12502=0.2502=0.2500.56252=1.125012=1.125010.781252=1.562512=1.562510.252=0.502=0.500.52=1.012=1.01高低（0.78125）10=（0.11001）2 tt 脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3

6、V0+3V0-3V A0.9A0.5A0.1AtptrtfT 基本逻辑运算有基本逻辑运算有三种。三种。在数字电路中，输出与输入的因果关系用逻辑在数字电路中，输出与输入的因果关系用逻辑表达式来描述，这个逻辑表达式称为表达式来描述，这个逻辑表达式称为逻辑函数逻辑函数因此因此数字电路又称为逻辑电路。数字电路又称为逻辑电路。逻辑变量的取值只有逻辑变量的取值只有0和和1两个值两个值，它不表示，它不表示数值的大小，而是代表数值的大小，而是代表两种相反的逻辑状态两种相反的逻辑状态。如：开关接通为如：开关接通为1，断开为，断开为0；电灯亮为；电灯亮为1，电灯暗为，电灯暗为0；高电平为高电平为1，低电平为，低电

7、平为0等等。等等。1是是0的反面，的反面，0也是也是1的反的反面。面。若规定若规定高电平为高电平为1，低电平为，低电平为0，称为正逻辑，称为正逻辑系统系统。若规定。若规定低电平为低电平为1，高电平为，高电平为0，称为负逻，称为负逻辑系统辑系统。220V+-Y=A B000101110100ABYBYABY220VA+-Y=A+B000111110110ABY101AY0Y220VA+-R采用正逻辑设高电平采用正逻辑设高电平（约（约3V）为）为1，低电，低电平（平（0V）为）为0；二极；二极管为理想元件，正向管为理想元件，正向导通管压降为导通管压降为0V；晶；晶体管工作在截止或饱体管工作在截止或

8、饱和导通状态，饱和导和导通状态，饱和导通时集射极电压通时集射极电压0CEU100VUCC高电平高电平低电平低电平输入输入A、B、C全为高电平全为高电平“1”，输出输出 F为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 F为为“0”。0V0V0V0V0V3V+U 12VRVDAVDCABFVDBC3V3V3V0V00000010101011001000011001001111ABFC0V3V逻辑逻辑即：有即：有“0”出出“0”，全全“1”出出“1”F=A B C&ABFC00000010101011001000011001001111ABFC0V0V0V0V0V3V3V3V3V0V0

9、0000011101111011001011101011111ABFC3V3V-U 12VRVDAVDCABFVDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 F 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 F为为“1”。3)逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”，全全“0”出出“0”F=A+B+CABFC 100000011101111011001011101011111ABFC+UCC-UBBARKRBRCFT 1 0饱和饱和逻辑表达式：逻辑表达式：F=A“0”10“1”“0”“1”AF逻辑符号逻辑符号1AFBAF逻辑式：逻辑式：&ABF逻

10、辑符号：逻辑符号：有有“0”出出“1”，全，全“1”出出“0”&ABCF&ABC00010011101111011001011101011110ABFCF=A B C1F有有“1”出出“0”，全，全“0”出出“1”1F00010010101011001000011001001110ABFCABC 1FABC 1F=A+B+C&ABCY 1&D1&ABCY 1DDCBAY ABF1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABF1 1ABF2F2 v5F R3R5AB CR4R2R1 v3 v4v2+5V v1E2E3E1BC v5F R3R5AB C

11、R4R2R1 v3 v4v2+5V v1“1”(3.6V)4.3V钳位钳位2.1V“0”(0.3V)输入全高输入全高“1”,输出为输出为低低“0”1V v5F R3R5AB CR4R2R1 v3 v4v2+5V v11V(0.3V)“1”“0”输入有低输入有低“0”输出为输出为高高“1”流过流过 E结的电结的电流为正向电流流为正向电流VF 5-0.7-0.7 =3.6V5V00010011101111011001011101011110ABFCF=A B CF&ABC4输入二输入二“与非与非”门门CT74LS202输入四输入四“与非与非”门门 CT74LS00ABDE允许叠加干扰允许叠加干扰U

12、OFF0.9UOH01231234 Ui ABUON UON是保证输出为额是保证输出为额定低电平时所对应的定低电平时所对应的最最小输入高电平电压小输入高电平电压。DE01231234 Ui 10 低电平，低电平，&F11R50%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 输入波形输入波形ui输出波形输出波形uO“1”控制端控制端 VDE v5F R3R5AB R4R2R1 v3 v4v2+5V v1“0”控制端控制端 VDE v5F R3R5AB R4R2R1 v3 v4v2+5V v11V1V&FEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0

13、1 1 1 1 0 1 11 1 1 0ABEF1E0EABF 功能表功能表“1”“0”“0”A1 B1 v5F R3AB CR2R1v2+5V v1RLU&FCBA“1”“0”“0”“0”“0”F&CBAKA+24VKA220&A1B1C1F1&A2B2C2F2&A3B3C3F3URLF 当当A，B两个输两个输入全为入全为1时，驱动管时，驱动管V1和和V2都导通，电阻都导通，电阻很低，而负载管很低，而负载管V3和和V4不能开启，处于截不能开启，处于截止状态，电阻很高，止状态，电阻很高，故输出故输出F0；11 当当A，B两个输两个输入有一个或全为入有一个或全为0时，时，串联的驱动管截止，串联的

14、驱动管截止，电阻很高，而并联的电阻很高，而并联的负载管导通，电阻很负载管导通，电阻很低，故输出低，故输出Y1；01ABY BAY i3VT Viiiiii3VT VTGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”AF 当当E端为端为1时，模拟开时，模拟开关关TG接通，输出端接通，输出端F和输入端和输入端A满足满足“非非”的逻辑关系，即的逻辑关系，即当当E端为端为0时，时，TG断开，输出端断开，输出端F呈现高阻状态。呈现高阻状态。一般不允许将多余的输入端悬空一般不允许将多余的输入端悬空1 1）对）对“与与”门、门、“与非与非”门电路，应将多余输入端门电路，应将多余输入端经一电阻或

15、直接接电源正端；经一电阻或直接接电源正端；2 2）对）对“或或”门、门、“或非或非”门电路，应将多余输入端门电路，应将多余输入端接接“地地”；3 3）如果前级有足够的驱动能力，也可将多余输入端）如果前级有足够的驱动能力，也可将多余输入端与信号输入端联在一起。与信号输入端联在一起。AAAA100011AAAAAAAAAA 01AAAAABBAABBACBABCAAA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA)()(CABABCBCAA)(BCBCA)(1BCAA+1=1 A A=A.BABABABA BABAA （4）ABBAA)(（2）ABAAB （

16、5）ABB )(A(A（6）下面举例说明这四种表示方法。下面举例说明这四种表示方法。0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1取取 F=“1”(或或F=“0”)列逻辑式列逻辑式取取 F=“1”由真值表写出逻辑式由真值表写出逻辑式对应于对应于F=1，一种组合中，输入变一种组合中，输入变量之间是量之间是“与与”关系，关系，0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAF 0 0 0 0 C 0 0 1 10 1 0 10 1 1

17、 01 0 0 11 0 1 01 1 0 01 1 1 1FCBA&1CBAABCCBACBACBAF化简化简CABCBACBAABCF)()(BBCABBACCAAC A1 AAAABA化简化简BAFECDBABAF)()(AACBCAABCBACACABAB,1 AA,AAA,AAA化简化简CBCAABFBABAA CBAABCBCAABF)(CABCABABCAAB 化简化简DBCDCBADABABCFDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB用逻辑代数化简较复杂的逻辑函数时，难以用逻辑代数化简

18、较复杂的逻辑函数时，难以确认化简结果是否是最简式。利用卡诺图化确认化简结果是否是最简式。利用卡诺图化简逻辑函数，不仅方法简单，而且能直接得简逻辑函数，不仅方法简单，而且能直接得出逻辑函数的最简表达式。出逻辑函数的最简表达式。m0以三变量以三变量A、B、C为例：为例：输入变量的每一组取值都使一个对输入变量的每一组取值都使一个对应的最小项取值为应的最小项取值为“1”。CBAA B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1最小项最小项编号编号CBACBABCACBACBACABABCm1m2m3m4m5m6m7m最小项最小项编号为编号为最小项最小项对应的对应

19、的二进制二进制数用数用 表示。表示。例例1：判断下列哪些是最小项（四变量）判断下列哪些是最小项（四变量）DCBABA是最小项是最小项不是最小项不是最小项例例2：F=AB+CCABBABABACCAB)()(ABCCBABCACBACABABC53167mmmmm BA0101BABABABABCA00100m01 11 101m3m2m4m5m7m6mAB000m01 11 101m3m2m4m5m7m6mCD0001111012m12m15m14m8m9m11m10mABC001001 11 101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1

20、 01 1 0 01 1 1 1ABC001001 11 101111ABCCBACBACBAF将相邻的最小项合并，消去互为反变量的因子。将相邻的最小项合并，消去互为反变量的因子。若卡诺图中两个相邻单元均为若卡诺图中两个相邻单元均为1，则这两个相，则这两个相邻最小项的和将消去一个变量；若邻最小项的和将消去一个变量；若4个相邻单个相邻单元均为元均为1，则，则4个相邻最小项的和将消去两个变个相邻最小项的和将消去两个变量。量。1)将卡诺图中取值为将卡诺图中取值为1的相邻小方格的相邻小方格圈成圈成“矩形矩形”或或“方形方形”圈圈，每个圈内，每个圈内1的个数要尽可能多的个数要尽可能多（1可被圈多次），但

21、所圈取可被圈多次），但所圈取1的个数应为的个数应为n2 2)圈的数目应尽可能少圈的数目应尽可能少。每圈一个新的圈时，。每圈一个新的圈时，必须包含至少一个在已圈过的圈中未出现过的必须包含至少一个在已圈过的圈中未出现过的新新1，否则得不到最简式。，否则得不到最简式。ABC001001 11 101111ABCCABCBABCAF用卡诺图表示并化简。用卡诺图表示并化简。解：解：3)对每个圈写成一个乘积项。应保留圈内对每个圈写成一个乘积项。应保留圈内最小项的相同变量，除去不同的变量。最小项的相同变量，除去不同的变量。4)写出各乘积项之和为化简结果写出各乘积项之和为化简结果ABC001001 11 10

22、1111解：解：三个圈最小项分别为：三个圈最小项分别为：合并最小项合并最小项ABCCBAABCBCACABABC BCACABABACBCF00ABC1001 11 101111解：解：CACBFAB0001 11 10CD000111101111DBF CBABCACBACBA4(1)(2)DCBADCBADCBADCBAF解：解：DBAFAB0001 11 10CD000111101DBDBCBAAF111111111确定确定F=F2 F3=A AB B AB.A B.A B.A.A BBF1.AB&FF3F2.反演律反演律反演律反演律ABF001 100111001=A B.A B.F=

23、AB AB .AB.BAFA B =AB+AB=A B=1ABF逻辑符号逻辑符号=A BABF001 100100111F&1.BA&C101AA=AC+BCF=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号F&1.BA&C001设：设：C=0选通选通B信号信号B=AC+BCF=AC BC例例4 4：设计三人表决电路设计三人表决电路,多数人同意，通过；否则不多数人同意，通过；否则不通过。通过。A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表输出为输出为F F，多数赞成时是，

24、多数赞成时是“1”1”，否则是，否则是“0”0”。同意为同意为“1”，不同意为不同意为“0”；A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表ABCCABCBABCAFCABCABFABC001001 11 101111(4)根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF&1&AB BCF 若用与或门实现若用与或门实现CABCAB CABCAB&ABCFCABCABF 若用与非门实现若用与非门实现 开工为开工为“1”，不开工为，不开工为“0”；G1和和 G2运行为运行

25、为“1”，不运行为，不运行为“0”。0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2ABCCABCBABCA1 GABCCBACBACBA2 GABC001001 11 101111ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC00100111101111A BC

26、A BC&G1G2例例6、设医院某科有、设医院某科有A、B、C、D共共4个监护病房，个监护病房，在护士值班室对应设置在护士值班室对应设置4个呼唤指示灯个呼唤指示灯L1、L2、L3、L4。要求当。要求当A病房有呼唤时，无论其他病房是否有病房有呼唤时，无论其他病房是否有呼唤，只有呼唤，只有L1灯亮；当灯亮；当A病房无呼唤，而病房无呼唤，而B病房有呼病房有呼唤时，无论唤时，无论C、D病房是否有呼唤，只有病房是否有呼唤，只有L2灯亮；当灯亮；当A、B病房无呼唤，而病房无呼唤，而C病房有呼唤时，无论病房有呼唤时，无论D病房病房是否有呼唤，只有是否有呼唤，只有L3灯亮；只有当灯亮；只有当A、B、C病房无病

27、房无呼唤，而呼唤，而D病房有呼唤时，病房有呼唤时，L4灯才亮。试画出满足灯才亮。试画出满足上述要求的优先照顾病重患者的呼唤逻辑图。上述要求的优先照顾病重患者的呼唤逻辑图。解解 先设先设A、B、C、D病房有呼唤为病房有呼唤为1，无呼唤，无呼唤为为0。L1、L2、L3、L4呼唤指示灯亮为呼唤指示灯亮为1，灭，灭为为0。ABCDL1L2L3L41 100001 0100001 001000010001真值表真值表 AL1BAL2CBAL3DCBAL4一、一、加法器加法器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现A B S C0

28、0 0 00 1 1 01 0 1 01 1 0 1BABABASABC .ABSCABC 输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 11ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&1BiAiCi-1Si低位全加器的进位输出低位全加器的进位输出CO接到高位的

29、进位输接到高位的进位输入入CI，任意一位的加法运算必须在低一位的运，任意一位的加法运算必须在低一位的运算完成之后才能进行，故称为串行进位。算完成之后才能进行，故称为串行进位。4位串行进位加法器位串行进位加法器 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。编码器编码器 0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0Y2=I4+I5+I6+I7=I4 I5 I6 I7.=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2 I3 I6 I7.=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1 I3 I

30、5 I7.=I1+I3+I5+I710000000111I7I6I5I4I3I1I2Y2Y1Y0表示十进制数表示十进制数10个个编码器编码器 00011101000011110001101100000000111Y3=I8+I910000000011101101001&1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I998983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 7I十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I

31、4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01

32、 1 1 0 0 0 0 0 0 0 1输输 出出Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC0AS2-42-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE总线总线时时，当当 0 S00总线总线0AS2-42-4线译码器线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据0AS 2-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE0

33、0脱离总线脱离总线数据数据CT74LS139型译码器型译码器(a)外引线排列图；外引线排列图；(b)逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1 输输 入入 输输 出出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111CT74LS139型型译码器译码器S=0时译码器工时译码器工作作输出低电平有效输出低电平有效 构成逻辑函数最小项发生器构成逻辑函数最小项发生器

34、如果将一逻辑函数的输入变量加到译如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码器的每一个输码器的译码输入端，则译码器的每一个输出端都对应一个逻辑函数的最小项。出端都对应一个逻辑函数的最小项。输入变量输入变量m0ABCCBACBACBACBACBACBACBACBAm1m2m3m4m5m6m7例例1 用译码器用译码器实实现组合逻辑电路现组合逻辑电路F（A,B,C）=m(2,3,6,7)ABCCABBCACBAF7632YYYY(2(2）将函数）将函数F F转换成最小项表达式转换成最小项表达式(3)(3)利用摩根定律变换利用摩根定律变换(1)将三个控制端按允许译码条件进行处理将三个控制端

35、按允许译码条件进行处理ABCCABBCACBAmmmmmCBAF76327,6,3,2,(4)(4)将将A、B、C对应片子输入端对应片子输入端A2、A1、A0 ,并并将将2 2，3 3，6 6，7 7的输出作为与非门输的输出作为与非门输入，便得到逻辑函数入，便得到逻辑函数F F。Y0Y1Y2Y7S2Y374LS138(1)Z5Z0Z6Z1Z7Z3Z2Z4Y4Y5Y6S3S1A0A1A2Y0Y1Y2Y7S2Y374LS138(2)Z13Z8Z14Z9Z15Z11Z10Z12Y4Y5Y6S3S1A0A1A2D0D1D2D3+5v译码器的扩展Y0Y1Y2Y7S2Y374LS138(1)Z5Z0Z6Z

36、1Z7Z3Z2Z4Y4Y5Y6S3S1A0A1A2Y0Y1Y2Y7S2Y374LS138(2)Z13Z8Z14Z9Z15Z11Z10Z12Y4Y5Y6S3S1A0A1A2D0D1D2D3+5v0123401233012320123101230AAAAYAAAAYAAAAYAAAAYAAAAY 0123901238012370123601235AAAAYAAAAYAAAAYAAAAYAAAAY 二二-十进制译码器十进制译码器74LS4274LS42的真值表的真值表二二 十十进进制制代代码码gfedcba例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0

37、1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1

38、 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9 74LS248显示译码器1、试灯功能。当无论其他输入端为何状态，输出全为1，显示8。LTRBO/BI=0，=12.灭灯功能。当RBO/BI无论其他输入端为何状态，输出全为低电平0，各段均熄灭，不显示。=0时，RBI1RBI 3、灭零功能。当只有当A3A2A1A0=0000时，输出全为低电平0，不显示0；则译码器正常输出，显示0。译码器均可正常输出。,1LT,1RBO/BI0RBI这时，如果当A3A2A1A0

39、为其他组合时，不论是0或1,BS204A0A1A2A3CT74LS247CT74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg由由74LS13874LS138译码器构成的译码器构成的数据分配器数据分配器 0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11

40、 11 11 1思考：思考：为什么数据从为什么数据从E E2 2 输入？输入？由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3WSA1A0控制信号控制信号11&111&1FD0D1D2D3A0A1S1000000CT74LS153型型4选选1数据选择器数据选择器11&111&1FD0D1D2D3A0A1S01D0000由控制端决定选由控制端决定选择哪一路数据输择哪一路数据输

41、出。出。选中选中D0001100CT74LS153型型4选选1数据选择器数据选择器动画动画SAADSAADSAADSAADY013012011010 CT74LS153真值表真值表使能使能选选 通通输出输出SA0A1F10000001100110D3D2D1D0 1S A11D31D21D11D01W地地CT74LS153(双双4选选1)2D32D22D12D02WA02SUCC15 14 13 12 11 10 91613245678正常工作。正常工作。时时禁止选择；禁止选择；时时,S,Y,S00111 *第八节第八节 应用实例应用实例一、故障报警电路一、故障报警电路：系统正常系统正常ABC

42、D均为均为1。V1饱和饱和导通，导通，KA线圈得电，电动机转动；线圈得电，电动机转动；V2截止，截止，HA不响；不响；HLA-HLD全亮全亮；如如A故障为故障为0，V1截止，截止，KA线圈失线圈失电，电动机停转电，电动机停转;V2导通，导通，HA报警报警;HLA熄灭熄灭即即A路路故障故障二、水位检测与超限报警电路二、水位检测与超限报警电路水箱无水检测杆水箱无水检测杆AD与与U端端(电源电源)断开，断开，GlG4输入输入0注水时先到注水时先到A，U与与A接通接通Gl为为1，输出为，输出为0，VDA亮。亮。随水位升高随水位升高VDA-VDD依次亮。依次亮。VDD亮亮即即水注满水注满，G4输出输出0

43、使使G5输出为输出为1，V1、V2饱和导通。饱和导通。KA线圈得线圈得电，电动机断电停止注水电，电动机断电停止注水，蜂鸣器蜂鸣器 HA报警声响。报警声响。红灯红灯(R)亮亮停车；黄灯停车；黄灯(Y)亮亮准备；绿灯闪准备；绿灯闪亮亮通行；正常时只有一个灯亮。灯全不亮或全通行；正常时只有一个灯亮。灯全不亮或全亮或两个灯同时亮，都是故障。输入灯亮为亮或两个灯同时亮，都是故障。输入灯亮为1不不亮为亮为0。故障输出为。故障输出为1，正常输出为，正常输出为0。三、交通信号灯故障检测电路三、交通信号灯故障检测电路RYGF00010010010001111000100010111111RAAGRGG A RYAGG)R(AGARRAG)A(RG A RY发生故障时组合电路输出发生故障时组合电路输出Y为高电平，为高电平，晶体管晶体管V导通，继电器导通，继电器KA线圈通电，线圈通电，其触点闭合，故障指示灯其触点闭合，故障指示灯HL亮。亮。四、两地控制电路四、两地控制电路A，B两地控制一台电动机电路如图所示,Y=l电动机运行；反之电动机停止 开开 关关输出输出电动机电动机 A B F 0 0 0 停止 0 1 1 运行 1 0 1 运行 1 1 0 停止BABAF