数字电路基础课件培训课件.ppt

1、数字电路基础课件重庆工商大学（优选）数字电路基础课件重庆（优选）数字电路基础课件重庆工商大学工商大学概概 述述半导体存贮器能存放大量二值信息的半导体器件。半导体存贮器能存放大量二值信息的半导体器件。可编程逻辑器件是一种通用器件，其逻辑功能是由用户可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。活、处理速度快、可靠性高等优点。存储器的主要性能指标存储器的主要性能指标存储数据量大存储数据量大存储容量大存储容量大存储器存储器 RAM(Random-Access Memory

2、)ROM(Read-Only Memory)RAM(随机存取存储器随机存取存储器):在运行状态可以随时进行读或写操作。在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存存储的数据必须有电源供应才能保存,一旦掉电一旦掉电,数据全部丢失。数据全部丢失。ROM(只读存储器只读存储器)：在正常工作状态只能读出信息。：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定固定ROM可编程可编程ROMPROMEPROME2PROMSRAM(Static RAM)：静态：静态RAMDRAM(Dyna

3、mic RAM)：动态动态RAM几个基本概念：几个基本概念：存储容量（存储容量（M)：存储二值信息的总量。：存储二值信息的总量。字数：字的总量。字数：字的总量。字长（位数）：表示一个信息多位二进制码称为一个字，字长（位数）：表示一个信息多位二进制码称为一个字，字的位数称为字长。字的位数称为字长。存储容量（存储容量（M)M)字数字数位数位数=2=2n n 位数位数地址：每个字的编号。地址：每个字的编号。字数字数=2n（n为存储器外部地址线的线数）为存储器外部地址线的线数）存储容量（存储容量（M)字数字数位数位数 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行

4、 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 7.1 只读存储器只读存储器7.1.1 ROM的的 定义与基本结构定义与基本结构7.1.2 两维译码两维译码7.1.3 可编程可编程ROM7.1.4 集成电路集成电路ROM7.1.5 ROM的应用举例的应用举例 只读存储器，工作时内容只能读出，不能随时写入，所只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。以称为只读存储器。(Read-Only Memory)ROM的分类的分类按写入情况划分按写入情况划分 固定固定ROM可编程可编程ROMPROMEPROME2PROM按存贮单元中按存贮单元中器件划分器件

5、划分 二极管二极管ROM三极管三极管ROMMOS管管ROM7.1.1 ROM的的 定义与基本结构定义与基本结构存储矩阵存储矩阵 地址译码器地址译码器地址输地址输入入7.1.1 ROM的定义与基本结构的定义与基本结构数据输出数据输出控制信号输入控制信号输入输出控制电路输出控制电路地址译码器地址译码器存储矩阵存储矩阵输出控制电路输出控制电路1）ROM（二极管（二极管PROM）结构示意图结构示意图 D3 D2 D1 D0+5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线-4 线线 译译码码器器 存储存储矩阵矩阵位线位线字线字线输出控制电路输出控制电路M=4 4地址

6、译码器地址译码器 D3 D2 D1 D0+5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线-4 线线 译码器译码器 字线与位线的交点都是一个字线与位线的交点都是一个存储单元。交点处有二极管存储单元。交点处有二极管相当存相当存1 1，无二极管相当存，无二极管相当存0 0当当OE=1时输出为高阻状态时输出为高阻状态000101111101111010001101地地 址址A1A0D3D2D1D0内内 容容当当OE=0时时 A6 A7 A4 A5 D0+VDD R R R R Y0 Y1 Y14 Y15 4线线|1 16 6线线 译译码码器器 1 16 6 线线-

7、1线线数数据据选选择择器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字线字线存储存储矩阵矩阵位线位线字线与位线的字线与位线的交点都是一个交点都是一个存储单元。存储单元。交点处有交点处有MOS管相当存管相当存0，无，无MOS管管相当存相当存1。7.1.2 两维译码两维译码该存储器的容量该存储器的容量=?7.1.3 可编程可编程ROM（256X1位位EPROM）256个存储单元排成个存储单元排成16 16的矩阵的矩阵行译码器从行译码器从16行中选出要行中选出要读的一行读的一行列译码器再从选中的一行存列译码器再从选中的一行存储单元中选出

8、要读的一列的储单元中选出要读的一列的一个存储单元。一个存储单元。如选中的存储单元的如选中的存储单元的MOS管管的浮栅注入了电荷，该管截的浮栅注入了电荷，该管截止，读得止，读得1；相反读得；相反读得02文明的结账服务礼仪日资企业通常专门发展日式的服务，然后利用策略联盟，企业与企业之间实现交叉式的行销。日系百货公司的服务，其环境的色系非常清爽，看起来永远能给人很舒适的感觉。在东南亚，日系百货公司的服务体系也完全是一样的，让人觉得“服务是一种天职”、“服务是一种高尚行为”、“让顾客带着满意的笑容离开，是我生命存在的价值”。因此，日系服务的特色是从始至终面带微笑，给顾客的感觉非常好。1.2坚守工作岗位

9、，注意监视压力、温度、流量，做到设备不超压、不超载运行。(1)监督和检查承包范围内设备和附属设施的维护管理工作，实施对承包范围内设备的维护及管理年度计划指标的考核。策略规划的含义是寻找企业独特的资源，创造领先的服务优势。企业应该善于利用自身的资源，创造服务的差异化。例如日资企业，可以利用其优势来发展日式服务；还可以采用策略结盟来扩大服务基础，例如交叉行销行业。(3)向承包方及时提供有关机组主设备设计、制造、安装、调试、维护的图纸、资料，包括设备的技术规范、竣工图纸及维护手册或说明书等承包方履行本合同所需的资料，避免影响生产准备和机组的运行。业主应该及时明确有关文件资料的移交流程和操作程序等管理

10、制度。（10）磋商保证金缴纳凭证；因5S做得不好而引发的设备故障，在作业现场是举不胜举，如润滑的堵塞、因灰尘导致马达烧坏、光电管脏污产生错误动作。（2）由卖方委托经买方认可的法定质量检测机构进行验收，验收合格后由法定质量检测机构出具验收报告。验收费用应包含在合同价中，买方不再另行支付。顾客的功能性满足与心理性满足取货、布货要严格执行回多少款，取多少货，不准超过周转量进行操作。(五)理论考试。由领导小组办公室组织竞岗人员参加理论知识、团的业务知识和时事政治知识笔试，统一阅卷评分。笔试成绩满分为100分，占竞争上岗总成绩的30%。7.1.4 集成电路集成电路ROM D7 D0 PGM 输输出出缓缓

11、冲冲器器 Y 选选通通 存存储储阵阵列列 CE OE 控控制制逻逻辑辑 Y 译译码码 X 译译码码 A16 A0 VPP GND VCC AT27C010128K 8位位ROM CEOEPGM工作模式工作模式A16 A0VPPD7 D0读读00XAiX数据输出数据输出输出无效输出无效X1XXX高阻高阻等待等待1XXAiX高阻高阻快速编程快速编程010AiVPP数据输入数据输入编程校验编程校验001AiVPP数据输出数据输出7.1.5 ROM的读操作与时序图的读操作与时序图（2）加入有效的片选信号）加入有效的片选信号CEOE（3）使输出使能信号）使输出使能信号 有效，经过一定延时后，有效数有效，

12、经过一定延时后，有效数据出现在数据线上；据出现在数据线上；CEOE（4）让片选信号）让片选信号 或输出使能信号或输出使能信号 无效，经过一定延无效，经过一定延时后数据线呈高阻态，本次读出结束。时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；）欲读取单元的地址加到存储器的地址输入端；tCE tAA 读读出出单单元元的的地地址址有有效效 CE tOE OE D7 D0 数数据据输输出出有有效效 tOZ tOH A16 A0（1）用于存储固定的专用程序用于存储固定的专用程序（2）利用利用ROM可实现查表或码制变换等功能可实现查表或码制变换等功能 查表功能查表功能 查某

13、个角度的三角函数查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为为存放在该地址内的数据，这称为“造表造表”。使用时，。使用时，根据输入的地址根据输入的地址(角度角度)，就可在输出端得到所需的函数，就可在输出端得到所需的函数值，这就称为值，这就称为“查表查表”。码制变换码制变换 把欲变换的编码作为地址，把最终的把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。目的编码作为相应存储单元中的内容即可。7.1.6 ROM的应用举例的应用举例CI3 I2 I1 I0二进制码二进制码O3O2O1

14、O0格雷码格雷码CI3 I2 I1 I0格雷码格雷码O3O2O1O0二进制码二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011

15、0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 C(A4)I3 I2 I1 I0(A3A2A1A0)二进制码二进制码O3O2

16、O1O0(D3D2D1D0)格雷码格雷码C(A4)I3 I2 I1 I0(A3A2A1A0)格雷码格雷码O3O2O1O0(D3D2D1D0)二进制码二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1

17、0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0

18、A4 A3 A2 A1 C I3 I2 I1 ROM D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 7.2 随机存取存储器（随机存取存储器（RAM）7.2.1 静态随机存取存储器静态随机存取存储器(SRAM)7.2.2 同步静态随机存取存储器（同步静态随机存取存储器（SSRAM）7.2.4 存储器容量的扩展存储器容量的扩展7.2.3 动态随机存取存储器动态随机存取存储器 I/O 电电路路 I/O0 OE An-1 WE I/Om-1 CE A0 Ai Ai+1 存存储储 阵阵 列列 行行译

19、译码码 列列 译译 码码 7.2.1 静态随机存取存储器静态随机存取存储器(SRAM)1 SRAM 的基本结构的基本结构CE OE WE=100高阻高阻CE OE WE=00X输入输入CE OE WE=010输出输出CE OE WE=011高阻高阻SRAM 的工作模式的工作模式 工作模式工作模式 CE WE OE I/O0 I/Om-1 保持保持(微功耗微功耗)1 X X 高阻高阻 读读 0 1 0 数据输出数据输出 写写 0 0 X 数据输入数据输入 输出无效输出无效 0 1 1 高阻高阻 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj(列选择线列选择线)Xi(行选择线

20、行选择线)数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存储存储单元单元 1.RAM存储单元存储单元 静态静态SRAM(Static RAM)双稳态存储单元双稳态存储单元电路电路列存储单元公用的门列存储单元公用的门控制管，与读写控制电路相接控制管，与读写控制电路相接Yi 1时导通时导通本单元门控制管本单元门控制管:控控制触发器与位线的制触发器与位线的接通。接通。Xi=1时导通时导通来自列地址译码来自列地址译码器的输出器的输出来自行地址译码来自行地址译码器的输出器的输出 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj(列列选选择择线线)Xi(行行选选择择线

21、线)数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存存储储单单元元 1.RAM存储单元存储单元 静态静态SRAM(Static RAM)T5、T6导通导通T7、T8均导通均导通Xi=1Yj=1触发器的输出与数据触发器的输出与数据线接通，该单元通过线接通，该单元通过数据线读取数据。数据线读取数据。触发器与位线接通触发器与位线接通4.1.7现场安全生产监督检查的内容及方法；4 职责与要求28.1 招标代理机构将按照中华人民共和国招标投标法及有关规定组建评标委员会。23.4 履约保证金应在合同签署之后十五(15)天内由卖方向买方提交，逾期未提交合同无效。3标准服务流程、标准礼仪与行

22、为的训练8.1竞争性磋商响应文件正本、所有副本，应分别封装于不同的密封袋内，密封袋上应分别标上“正本”、“副本”、并注明竞争性磋商响应人名称、采购项目编号、采购项目名称。38.1 中标人确定后，由招标代理机构向中标人发出中标通知书，同时通知所有未中标人。中标通知书是合同的组成部分。在迎接客户的时候，通常应该说“您好，欢迎光临，里边请”等话语。在引导顾客的时候有一系列细微的肢体语言礼仪。礼貌的服务和明确的引导手势，会让顾客感觉到更贴心。迎宾与引导有标准的礼仪手势，手不是完全张开的，虎口微微并拢，平时手放在腰间。4.4.3本工种的安全技术操作规程；3顾客是服务人员的老师4.3气瓶要专瓶专用。不要擅

23、自改装它类气体，瓶内气体不得用尽，必须留有余压。对低于成本价的报价予以淘汰。投标人的报价明显低于其他投标报价且不能合理说明或者不能提供证明材料，由评委会认定作为无效投标处理。A1 A0 输输入入 寄寄存存器器 I/O OE WE CE 地地址址 寄寄存存器器 丛丛发发控控制制逻逻辑辑 D1 D0 Q1 Q0 读读写写控控制制逻逻辑辑 A CP ADV 存存储储阵阵列列 地地址址译译码码 输输入入驱驱动动 输输 出出 放放 大大 A1 A0 写写地地 址址寄寄 存存器器 数数据据选选择择器器 7.2.2 同步静态随机存取存储器同步静态随机存取存储器（SSRAM）SSRAM是一种高速是一种高速RA

24、M。与。与SRAM不同不同,SSRAM的读写的读写操作是在时钟脉冲节拍控制下完成的。操作是在时钟脉冲节拍控制下完成的。在由在由SSRAM构成的计算机系统中，由于在时钟有效沿构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到到来时，地址、数据、控制等信号被锁存到SSRAM内内部的寄存器中，因此读写过程的延时等待均在时钟作用部的寄存器中，因此读写过程的延时等待均在时钟作用下，由下，由SSRAM内部控制完成。此时，系统中的微处理内部控制完成。此时，系统中的微处理器在读写器在读写SSRAM的同时，可以处理其他任务，从而提的同时，可以处理其他任务，从而提高了整个系统的工作速度。高

25、了整个系统的工作速度。SSRAM的使用特点：的使用特点：1、动态存储单元及基本操作原理、动态存储单元及基本操作原理 T 存储单元存储单元写操作写操作:X=1 =0WET导通，电容器导通，电容器C与位线与位线B连通连通 输入缓冲器被选输入缓冲器被选通，数据通，数据DI经缓冲经缓冲器和位线写入存器和位线写入存储单元储单元 如果如果DI为为1，则向，则向电容器充电，电容器充电，C存存1;反之电容器放反之电容器放电电,C存存0。-刷新刷新R行选线行选线XOD读读/写写WEID输出缓冲器输出缓冲器/灵敏放大器灵敏放大器刷新缓冲器刷新缓冲器输入缓冲器输入缓冲器位位线线B7.2.3 动态随机存取存储器动态随

26、机存取存储器读操作读操作:X=1 =1WET导通，电容器导通，电容器C与位线与位线B连通连通 输出缓冲器输出缓冲器/灵敏放大器灵敏放大器被选通，被选通，C中存储的数据中存储的数据通过位线和缓冲器输出通过位线和缓冲器输出 T/刷新刷新R行选线行选线XODWEID输出缓冲器输出缓冲器/灵敏放大器灵敏放大器刷新缓冲器刷新缓冲器输入缓冲器输入缓冲器位位线线B每次读出后，必须及时每次读出后，必须及时对读出单元刷新，即此对读出单元刷新，即此时刷新控制时刷新控制R也为高电平，也为高电平，则读出的数据又经刷新则读出的数据又经刷新缓冲器和位线对电容器缓冲器和位线对电容器C进行刷新。进行刷新。7.2.4 存储器容

27、量的扩展存储器容量的扩展 位扩展可以利用芯片的并联方式实现。位扩展可以利用芯片的并联方式实现。CEA11A0WED0 D1 D2 D3WECEA0A114K4位位I/O0 I/O1 I/O2 I/O3D12 D13 D14 D15CEA0A114K4位位I/O0 I/O1 I/O2 I/O3WE1.字长（位数）的扩展字长（位数）的扩展-用用4KX4位的芯片组成位的芯片组成4KX16位位的存储系统。的存储系统。7.2.4 RAM存储容量的扩展存储容量的扩展2.2.字数的扩展字数的扩展用用用用8KX8位的芯片组成位的芯片组成32KX8位的存储系统。位的存储系统。RAM1D D0 0D D7 7A

28、A0 0A A1 12 2CE1芯片数芯片数=4=4RAM1D D0 0D D7 7A A0 0A A1212CE1RAM1D D0 0D D7 7A A0 0A A1212CE1RAM1D D0 0D D7 7A A0 0A A1212CE1系统地址线数系统地址线数=15=15系统系统:A0 A14 A13 A14?2000H2001H2002H3FFFH 4000H4001H4002H5FFFH 6000H6001H6002H7FFFH 0000H0001H0002H1FFFH芯片芯片:A0 A12 32K8位存储器系统的地址分配表位存储器系统的地址分配表各各RAM芯片芯片译码器译码器有效

29、输有效输出端出端扩展的地扩展的地址输入端址输入端A14 A138K8位位RAM芯片地址输入端芯片地址输入端 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0对应的十对应的十六进制地六进制地址码址码 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 10000H0001H0002H1FFFH 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0

30、 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 12000H2001H2002H3FFFH 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 14000H4001H4002H5FFFH Y0 Y1 Y2 Y3 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1

31、1 1 1 1 1 16000H6001H6002H7FFFH A12 A0 C E W E D7 D0 8K 8 位位 （）8K 8 位位 （）8K 8 位位 （）8K 8 位位 （）D7 D0 A12 A0 W E A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 A12 A0 C E W E D7 D0 A12 A0 C E W E D7 D0 A12 A0 C E W E D7 D0 字数的扩展可以利用外加译码器控制存储器芯片的片选输入字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。端来实现。7.3 复

32、杂可编程逻辑器件复杂可编程逻辑器件(CPLD)（自学）（自学）7.3.1 CPLD的结构的结构7.3.2 CPLD编程简介编程简介7.3 复杂可编程逻辑器件复杂可编程逻辑器件(CPLD)与与PAL、GAL相比，相比，CPLD的集成度更高，有更多的的集成度更高，有更多的输入端、乘积项和更多的宏单元；输入端、乘积项和更多的宏单元；每个块之间可以使用可编程内部连线每个块之间可以使用可编程内部连线(或者称为可编程或者称为可编程的开关矩阵的开关矩阵)实现相互连接。实现相互连接。CPLD器件内部含有多个逻辑块，每个逻辑块都相当于器件内部含有多个逻辑块，每个逻辑块都相当于一个一个GAL器件器件;逻辑块 逻辑

33、块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 7.3.1 CPLD的结构的结构 可 编 程 内 部 连 线 矩 阵 I/O I/O 更多乘积项、更多宏单元、更多的输入信号。更多乘积项、更多宏单元、更多的输入信号。通用的通用的CPLD器件逻辑块的结构器件逻辑块的结构 内部可编程连线区 n 宏单元 1 宏单元 2 宏单元 3 可编程乘积项阵列 乘积项分配 宏单元 m 内部可编程连线区 m m I/O 块 Xilnx XG500:90个个36变量的乘积项变量的乘积项,宏单元宏单元36个个Altera MAX7000:80个个36变量的乘积项变量的乘积项,宏单元宏单元16个个 到上一个宏单元到上

34、一个宏单元 来自上一个宏单元来自上一个宏单元 乘积项分配电路乘积项分配电路 G G3 3 S S8 8 G G2 2 G G1 1 S S6 6 S S7 7 乘积乘积项置项置位位 全局复位全局复位 M M2 2 S S1 1 S S2 2 S S3 3 S S4 4 S S5 5 1 1 0 0 M M1 1 M M4 4 G G5 5 G G4 4 全局时钟全局时钟 3 3 S S R R D/TD/T C CLKLK FFFF M M5 5 全局置位全局置位 乘积项乘积项复位复位 乘积项输出使能乘积项输出使能 OEOE M M3 3 到内部可编到内部可编程连线区程连线区 PTOE PTO

35、E 到下一个宏单元到下一个宏单元 来自下一个宏单元来自下一个宏单元 到到 I/OI/O 单元单元 OUTOUT 到到 I/OI/O 单元单元 3 3 XG500系列乘积项分配和宏单元系列乘积项分配和宏单元可编程可编程数据分配数据分配器器可编程数据可编程数据选择器选择器宏输出宏输出规程、规范和标准；A、要填写表格：月计划表、周计划表、日工作计划表、周总结表。这几种表格要在每次开会时交市场部。（一式两份，市场部一份，区域负责人一份）各公司自定具体情况，确定周会或月末会。4.3.2通用安全技术、职业卫生基本知识，包括一般机械电气安全，消防和气体防护等常识；第五条 推荐方法和程序医院的电梯设施达到了五

36、星级宾馆的水准，并且进行健康检查和通往其他楼层的电梯是分开的，使得病人和家属都能分别得到最好的服务。病人在医院的电梯里通常心存这样的问题：要去哪一层楼？往哪个方向走？5.1对公司主要负责人，项目负责人、技术负责人及安全生产管理人员的安全培训考核：7、推荐优秀团干部至少在同级职务两年以上。首先，我们将对所有的管理人员进行全面培训，让每一个人员都能清楚知道隐敝线路的具体位置。其次，我们将对所有的装修进行严格监控，监管人员每天至少二次到现场查看，防止线路被损坏。37.2 或招标人按评标委员会推荐的中标候选人排序，根据中华人民共和国有关招标投标的法律、法规、规章规定的程序确定中标人。第5条 考核6.5

37、充装后，应检查加气压力，核准加气数量，确认无漏气现象。10.3 由于卖方责任，维修或更换有缺陷的货物或部件，或解决货物使用过程中出现问题的过程中所产生的一切费用由卖方承担。21.投标的有效期可编程内部连线可编程内部连线可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和块之间以及全局信号到逻辑块和I/O块之间的连接。块之间的连接。连线区的可编程连接一般由连线区的可编程连接一般由E2CMOS管实现。管实现。可编程连接原理图可编程连接原理图 内部连线内部连线 宏单元或宏单元或I/O 连线连线 E2CMOS 管

38、管 T 当当E2CMOS管被编程为导通时，管被编程为导通时，纵线和横线连通；未被编程为截纵线和横线连通；未被编程为截止时，两线则不通。止时，两线则不通。I/O单元是单元是CPLD外部封装引脚和内部逻辑间的接口。每个外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对单元对应一个封装引脚，对I/O单元编程，可将引脚定单元编程，可将引脚定义为输入、输出和双向功能。义为输入、输出和双向功能。I/O单元单元 到其他到其他 I/O 单单元元 输入缓冲输入缓冲 输出缓冲驱输出缓冲驱动动 VCCINT D1 D2 VCCIO I/O 1 0 M 到到内内部部可可编编程程连连线线区区 OUT P

39、TOE 来来自自宏宏单单元元 全全局局输输出出使使能能 可编程可编程接地接地 可编程可编程 上拉上拉 摆率摆率控制控制 到其他到其他 I/O 单元单元 r r r OE 数据选择器数据选择器提供提供OE号。号。OE=1,I/O引引脚为输出脚为输出7.3.2 CPLD编程简介编程简介编程过程（编程过程（Download或或Configure）：将编程数据写入这些）：将编程数据写入这些单元的过程。单元的过程。用户在开用户在开发软件中发软件中输入设计输入设计及要求。及要求。检查、分析检查、分析和优化。完和优化。完成对电路的成对电路的划分、布局划分、布局和布线和布线编程的实现：由可编程器件的开发软件自

40、动生成的。编程的实现：由可编程器件的开发软件自动生成的。生成生成编程编程数据数据文件文件写入写入CPLD计算机根据用户编写的源程序运行开发系统软件，产生相应的计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与编程数据和编程命令，通过五线编程电缆接口与CPLD连接连接。将电缆接到计算机的并行口，将电缆接到计算机的并行口，通过编程软件发出编程命令，将编通过编程软件发出编程命令，将编程数据文件（程数据文件（*JEDJED）中的数据转换）中的数据转换成串行数据送入芯片。成串行数据送入芯片。编程条件编程条件（1）专用编程电缆；（）专用编程电缆；（2）微机；（

41、）微机；（2）CPLD编程软件。编程软件。将多个将多个CPLD器件以串行的方式连接起来，一次完成多个器件器件以串行的方式连接起来，一次完成多个器件的编程。这种连接方式称为菊花链连接。的编程。这种连接方式称为菊花链连接。TDO TDI TMS TCK EPM7032S SDI1 SDI2 SDI3 SDOSDOSDOU1 U2 U3 EPM7032S EPM7032S 多个多个CPLD器件串行编程器件串行编程课后作业课后作业T6.1 ROM 256ROM 2568 8的存储器有多少根地址线、的存储器有多少根地址线、字线、位线？字线、位线？T6.2存储器存储器ROMROM进行位扩展、字扩展时如进行

42、位扩展、字扩展时如 连接？连接？T6.3 扩展成扩展成102410248RAM8RAM需要多少块需要多少块 2562564RAM4RAM？怎样连接？怎样连接？课后作业课后作业T 6.86.8 将容量为将容量为2562564 4的的ROM74187ROM74187实现下述要求扩展，画出电路连接图。实现下述要求扩展，画出电路连接图。（1 1）102410244 ROM 4 ROM；（2 2）102410248 ROM 8 ROM。T6.106.10 某编程函数为：某编程函数为：则使用则使用PLAPLA实现上述编程函数需要最少的乘积线（位线）多少条，实现上述编程函数需要最少的乘积线（位线）多少条，“

43、或或”线多少条？线多少条？DBDACCACBAF1DCADBADBACF2DCBDACDBCBAF36.3.12 可编程逻辑器件的开发技术简介可编程逻辑器件的开发技术简介开发系统：硬件软件PC机编程器编程电缆专用开发软件常用的开发软件：Altera公司：MAX+plusIIQuartus公司：FoundationXinlinx公司：AllianceLattice公司：ispEXPERT重点介绍：MAX+plusII大规模集成电路的综合应用 霓虹灯控制电路 振荡分频电路，输出信号作为存储器的地址信号存储器芯片，存储控制灯变化的程序2864的应用的应用8.5.2波形产生电路 锁存器D/A转换运放存

44、储器分频器振荡分频器选择波形（1）时钟发生器）时钟发生器 oCD4060是是14位二进制串行计数器，只要配与位二进制串行计数器，只要配与2MHz晶振就可以产生晶振就可以产生2MHz的脉冲信号，它的脉冲信号，它自带计数分频器，可以得到自带计数分频器，可以得到f=2MHz/2n(n=410，12，13，14)输出不同频率的信号。用输出不同频率的信号。用4分频分频时，时，f=2MHz/24=125000Hz的输出。的输出。（2）地址计数器的组成）地址计数器的组成 o12位二进制计数器位二进制计数器74HC4040有有Q0Q11位输出，位输出，其中只选其中只选Q0Q9输出端连到输出端连到E2PROM的地址的地址A0A9，一个完整波形的地址空间，一个完整波形的地址空间（000H3FFH）。o存储器三位高地址存储器三位高地址A10A12 选波形。选波形。（3）E2PROM o编程写入。将编程写入。将8种类型的波形数据输入固化种类型的波形数据输入固化在存储器中在存储器中。