第05章存储器及其与CPU接口0课件.ppt

1、 5.1 半导体存储器的分类半导体存储器的分类 5.2 随机读随机读/写存储器写存储器 5.3 只读存储器只读存储器ROM 5.4 存储器与存储器与CPU的基本技术的基本技术 5.5 存储器的管理存储器的管理 5.6 高速缓冲存储器高速缓冲存储器 5.7 外部存储器简介外部存储器简介一、主要功能:存放系统工作时的信息(程序和数据)二、组成:由具有记忆功能的两态物理器件组成(电容、双稳态电路等)三、两种基本操作:读和写四、分类：1、按在微机系统中的位置分类：内存：内存：存放当前运行所需要的程序和数据外存：外存：存放当前暂不运行的程序和数据以及需要永久保存的数据又又(主存主存储器储器)(内部存储器

2、内部存储器)相对于外存，容量小，速度快，价格高在主板上(辅助存储器辅助存储器)(外部存储器外部存储器)在外部，通过I/O接口(适配器)与CPU相连，成批与CPU交换数据相对于内存，容量大，速度低，价格低2、按存储介质分磁存储器：磁存储器：磁芯、磁盘、磁带磁芯、磁盘、磁带半导体存储器：半导体存储器：光存储器：光存储器：光盘光盘1)按半导按半导体存储器体存储器制造工艺制造工艺2)按半导按半导体存储器体存储器工作方式工作方式和应用角和应用角度度(1)双极型双极型TTL(2)MOS型存储器型存储器(1)RAM(Random Acess Memory)(2)ROM(Read Only Memory)选择

3、存储器件的考虑因素选择存储器件的考虑因素（1）易失性 （2）只读性（3）位容量 （4）功耗（5）速度 （6）价格（7）可靠性 X 地址译码线 D0 DO(I/O)接 Y 地址译码器 (I/O)T6 T5 VCC（+5V）A B T1 T2 T3 T4 T7 T8 CELL行选择线XD位线D 位线单管动态存储电路 3、NVRAM(Non Volatile RAM)非易失性RAM 掉电时，将SRAM信息写入E2PROM4、PSRAM(Pseudo Static RAM)伪静态RAM 片内集成了动态刷新电路5、MPRAM(Multiport RAM)多端口RAM (1)双口RAM (2)VRAM（V

4、ideo RAM）视频动态读写存储器 (3)双向FIFO，高速图形图像处理 (4)MPRAM：三口、四口等6、FPRAM(Ferroelectic RAM)铁介质读写存储器二、ROM（Read Only Memory）正常工作时，只读不可写，掉电不丢失 VDD 字线 0 字线 1 字线 2 字线 3 位线 1 位线 2 位线 3 位线 4 D3 D2 D1 D0 A0 A1 字 线 地 址 译 码 器 字线 4 1 2 32 I/O A5 A6 A7 A8 A9 1 2 32 A0 A1 A2 A3 A4 X地址译码器 Y 地址译码器 SSiO2浮栅 PPN衬底(a)行线位线输出位线DS浮栅管

5、(b)VCC A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND VCC A8 A9 VPP OE A10 CE O7 O6 O5 O4 O3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 2716引脚引脚5、电可擦除可编程ROM(Electronic Erasible Programmable ROM,EEPROM)EEPROM内资料的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程电压(1224V，随不同的芯片型号而定)。EEPROM在写入数据时，仍要利用一定的编程电压，此时，

6、只需用厂商提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双电压芯片。借助于EPROM芯片的双电压特性，可以使BIOS具有良好的防毒功能，在升级时，把跳线开关打至“ON”的位置，即给芯片加上相应的编程电压，就可以方便地升级；平时使用时，则把跳线开关打至“OFF”的位置，防止病毒对BIOS芯片的非法修改。1Intel 2817的基本特点 R/BNC A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE NC A8 A9 NC OE A10 CE D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21

7、9 20 10 19 11 18 12 17 13 16 14 15 Intel 2817的工作方式6、Flash Memory（闪存）：闪存）：快擦型存储器是不用电池供电的、高速耐用的非易失性半导体快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存储器市场。机存储器市场。快擦型存储器具有快擦型存储器具有EEPROM的特点，可在计算机内进行擦除的特点，可在计算机内进行擦除和编程，它的读取时间与和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。相似，而写时间与磁

8、盘驱动器相当。快擦型存储器有快擦型存储器有5V或或12V两种供电方式。对于便携机来讲，用两种供电方式。对于便携机来讲，用5V电电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。快擦型存储器可替代快擦型存储器可替代EEPROM，在某些应用场合还可取代在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的尤其是对于需要配备电池后援的SRAM系统，使用快擦型系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失

9、性和快速读取的特点，存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便携机中的能满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM）非易失非易失RAM（NVRAM）PSRA

10、MMPRAMFPRAM掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）OTPROM电擦除可编程电擦除可编程ROM（EEPROM）FLASH ROM 1、存储容量 2、速度:分存取时间TA和存取周期TAC 3、功耗:分维持功耗和操作功耗 4、可靠性:平均无故障时间MTBF 5、性价比(1)用字数用字数 位数表示，以位为单位。常用来表示存储芯位数表示，以位为单位。常用来表示存储芯片的容量，如片的容量，如1K 4位，表示该芯片有位，表示该芯片有1K个单元个单元(1K=1024)，每个存储单元的长度为每个存储单元的长度为4位。位。(2)用

11、字节数表示容量，以字节为单位，如用字节数表示容量，以字节为单位，如128B，表示表示该芯片有该芯片有 128个单元，每个存储单元的长度为个单元，每个存储单元的长度为8位。现位。现代计算机存储容量很大，常用代计算机存储容量很大，常用KB、MB、GB和和TB为单为单位表示存储容量的大小。其中，位表示存储容量的大小。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1 TB240B1024GB。显然，存储容量越大，所能存储的信息越多，计算显然，存储容量越大，所能存储的信息越多，计算机系统的功能便越强机系统的功能便越强。1 1存储容量存储容量返回上一张 2存取时间

12、存取时间 存取时间是指从启动一次存储器操作到完成该操作所经存取时间是指从启动一次存储器操作到完成该操作所经历的时间。例如，读出时间是指从历的时间。例如，读出时间是指从CPU向存储器发出有向存储器发出有效地址和读命令开始，直到将被选单元的内容读出为止效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。显然，存取时间越小，存取速度越快。所用的时间。显然，存取时间越小，存取速度越快。3存储周期存储周期 连续启动两次独立的存储器操作连续启动两次独立的存储器操作(如连续两次读操作如连续两次读操作)所所需要的最短间隔时间称为存储周期。它是衡量主存储器需要的最短间隔时间称为存储周期。它是衡量主存储器

13、工作速度的重要指标。一般情况下，存储周期略大于存工作速度的重要指标。一般情况下，存储周期略大于存取时间。取时间。4功耗功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的功耗反映了存储器耗电的多少，同时也反映了其发热的程度。程度。返回上一张5可靠性可靠性 可靠性一般指存储器对外界电磁场及温度等变可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均故障化的抗干扰能力。存储器的可靠性用平均故障间隔时间间隔时间MTBF(Mean Time Between Failures)来衡量。来衡量。MTBF可以理解为两次故障之间的平均可以理解为两次故障之间的平均时间间隔。时间间隔。M

14、TBF越长，可靠性越高，存储器正越长，可靠性越高，存储器正常工作能力越强。常工作能力越强。6集成度集成度集成度指在一块存储芯片内能集成多少集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信个基本存储电路，每个基本存储电路存放一位二进制信息，所以集成度常用位息，所以集成度常用位/片来表示。片来表示。返回上一张7性能性能/价格比价格比 性能性能/价格比价格比(简称性价比简称性价比)是衡量存储器经济性是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价能好坏的综合指标，它关系到存储器的实用价值。其中性能包括前述的各项指标，而价格是值。其中性能包括前述的各项指标，

15、而价格是指存储单元本身和外围电路的总价格。指存储单元本身和外围电路的总价格。X 地址译码线 D0 DO(I/O)接 Y 地址译码器 (I/O)T6 T5 VCC（+5V）A B T1 T2 T3 T4 T7 T8 CELL行选择线XD位线D 位线5.2 RAM5.2.1 SRAM一、SRAM的内部结构X0CELLDD CELLDD CELLDD CELLDD CELLDD CELLDD 行地址译码CELLDD CELLDD CELLDD X0X1X15Y0Y1Y15行地址译码A3A2A1A0A7A6A5A4CEOEWED0D1D7 1、单译码结构 2、双译码结构 3、作用 4、优点：不用刷新，

16、速度快 缺点：功耗大，集成度低 CE三、SRAM芯片实例常用典型的SRAM芯片有6116、6264、62256等 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 6116 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE CS2A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3 1 28 2 27 3

17、 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 6264半导体存储器半导体存储器存储矩阵存储矩阵地址总线地址总线I/O缓冲器缓冲器数据总线数据总线读写控制读写控制/动态刷新电路动态刷新电路RAS#DRAM芯片的结构芯片的结构地址锁存器地址锁存器CAS#WE#半导体存储器半导体存储器FDRAM的特点的特点所用管子少，芯片位密度高所用管子少，芯片位密度高功耗小功耗小需要刷新需要刷新存取速度慢存取速度慢DRAM主要用来做内存主要用来做内存FDRAM的种类的种类FPM DRAM存取时间存取时间80100nsEDO DRAM

18、存取时间存取时间5070ns SDRAM存取时间存取时间610nsSIMMSingle Inline Memory Module单列直插式内存模块单列直插式内存模块72线：线：32位数据、位数据、12位行列公用地址、位行列公用地址、RAS#、CAS#等等在在Pentium微型机中必须成对使用微型机中必须成对使用FPM/EDO半导体存储器半导体存储器FDRAM内存条内存条的种类的种类DIMMDual Inline Memory Module双列直插式内存模块双列直插式内存模块168线：线：64位数据、位数据、14位行列公用地址、位行列公用地址、RAS#、CAS#等等可单数使用可单数使用FPM/E

19、DO/SDRAMFDRAM内存条内存条的种类的种类 5.4.1 CPU与存储器的连接时应注意的问题 5.4.2 存储器片选信号的产生方式和译码电路 5.4.3 CPU（8088系列）与存储器的连接 返回本章首页返回本章首页译码器存储器CPU及其配置芯片MEMWMEMR1CPU总线的带负载能力 8086和8088本身可带5个14LS或74HC(CMOS)系统较大时用AB、CB采用单向缓冲 DB采用双向缓冲2CPU的时序与存储器的存取速度之间的配合 CPU发出命令后，存储器必须在规定的时间内译码完成读写操作。3、存储器的组织、地址分配与片选问题返回本节返回本节 1片选信号的产生方式（1）线选方式（

20、线选法）（2）局部译码选择方式（部分地址译码法）（3）全局译码选择方式（全地址译码法）RESETREADYRESETREADY8284RESETREADYX1X2GNDVCCXMMN/ALEBHE8282*3STBDI0 DI7T OE DENDT/RM/IO WRINTA RDHOLDINTRHLDA8286*2NMI一、存储器基本模型译码器存储器A0AnD0D7 CEA0AnD0D7 An+1AxCPU及其配置芯片地址线的位数：地址线的位数决定了存储器芯片内可寻址的单元数地址线的位数：地址线的位数决定了存储器芯片内可寻址的单元数目，如目，如Intel6264(8K8)有有13条地址线，则可

21、寻址的单元数为条地址线，则可寻址的单元数为8K个个.数据线的根数：决定一次输入输出的数据的宽度，如数据线的根数：决定一次输入输出的数据的宽度，如Intel6264(8K8)有有8条数据线，则每次可操作数据为条数据线，则每次可操作数据为8位位综上，综上，6264总的容量为总的容量为8KB=8K8bit=64Kbit控制线：控制线：RAM芯片的控制引脚信号一般有：芯片选择信号、读芯片的控制引脚信号一般有：芯片选择信号、读/写写控制信号，对动态控制信号，对动态RAM（DRAM）还有行、列地址选通信号。还有行、列地址选通信号。译码器存储器A0AnD0D7 CEA0AnD0D7 An+1AxCPU及其配

22、置芯片二、存储器片选端处理二、存储器片选端处理1、地址线的运用、地址线的运用译码器存储器A0AnD0D7 CEA0AnD0D7 An+1AxWEOEWRRDCPU及其配置芯片（1）线选法）线选法（2）局部译码选择方）局部译码选择方式（部分地址译码法）式（部分地址译码法）（3）全局译码选择方）全局译码选择方式（全地址译码法）式（全地址译码法）2、译码器的选择、译码器的选择（1）组合逻辑电路）组合逻辑电路（2）集成电路译码）集成电路译码（3）FPGA等等（4）开关式可选择译）开关式可选择译码电路码电路1、地址线的运用（1）线选方式（线选法）（2）局部译码选择方式（部分地址译码法）（3）全局译码选择

23、方式（全地址译码法）2、译码器的选择（1）组合逻辑电路（2）集成电路译码（3）FPGA（4）开关式可选择译码电路开关式可选择译码电路D0D78086及其配置芯片D0D7D0D7A13A0A126264A0A12WEOEWRRDCE/IOMO1、线选法地址范围为00000H01FFFHA19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.0000000000000001111111111111或0FC000H0FDFFFH.“1”“1”“1”“0”01234567YYYYYYYY221G AG BGCBA74L

24、S138 D0D78086及其配置芯片D0D7D0D7A15A0A126264A0A13WEOEWRRDCEA14A13A17A16/IOM2、部分地址译码法0001A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.00000000000000000101111111111111地址范围为02000H03FFFH也可为0C2000H0C3FFFH.“1”“1”“1”“0”01234567YYYYYYYY22G AG BCBA74LS138 D0D78086及其配置芯片D0D7D0D7A15A0A12626

25、4A0A12WEOEWRRDCEA14A13A16A17A18/IOMA19O1GO3、全地址译码法地址范围为02000H03FFFH000000A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.1000000000000000000011111111111111三、存储器容量的扩展三、存储器容量的扩展1、位扩展、位扩展(加大字长加大字长)例例 用用8个个16K1bit芯片组成芯片组成16K8bit的存储器。的存储器。A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D

26、7CSWECSWECSWECSWE16K416K416K416K4A0A13WED0D1D2D3译码器译码器A14A15123D0 D3D0 D3D0 D3D0 D32、字扩展扩充字节容量、字扩展扩充字节容量设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256K,分别选用27256和62256。1、ROM器件及空间选取2、RAM器件及空间选取3、地址译码方案及各器件地址分配4、依照方案绘制电路图设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。1、ROM器件及空间选取CPU上电复位总是从固定地址执行，并

27、且不能变。1)8088的CS：IP复位后为FFFFH：0000H即FFFF0H，故放于高位。转向系统程序或监控程序。不同CPU不同,用ROM。2)27256为32K8bit，故需要故需要32KB8个个=256KB。地址空间为C0000HFFFFFH110000A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.0000000000000011111111111111111111设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。2、RAM器件及

28、空间选取CPU上电复位总是从固定地址执行，并且不能变。1)CPU对RAM的要求。由于8088的中断向量表在低地址即00000H003FFH。2)62256为32K8bit，故需要故需要32KB8个个=256KB。地址空间为00000H3FFFFH000000A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.0000000000000000111111111111111111设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。3、地址译码方案及

29、各器件地址分配由于用8个27256和8个62256，可以用一个74LS154，但低位和高位的固定，故不可选取。地址空间为00000H3FFFFH和C0000HFFFFFH可以用权地址译码区分，用一个74LS139即可。(分成4个页)而内部的8个芯片可分别采用138进行字扩展。(8个子页)页号页号139输入连输入连A19 A18 139输出输出地址范围地址范围00000000H3FFFFH10140000H7FFFFH21080000HC0FFFH311C0000HFFFFFH1 0Y1 1Y1 2Y1 3Y子子页页号号138输输入连入连A17 A16A15138输出输出ROM地址范围地址范围0

30、000C0000HC7FFFH1001C8000HCFFFFH2010D0000HD7FFFH3011D8000HDFFFFH4100E0000HE7FFFH5101E8000HEFFFFH6110F0000HF7FFFH7111F8000HFFFFFH0Y1Y2Y3Y4Y5Y6Y7Y子子页页号号138输输入连入连A17 A16A15138输出输出RAM地址范围地址范围000000000H07FFFH100108000H0FFFFH201010000H17FFFH301118000H1FFFFH410020000H27FFFH510128000H2FFFFH611030000H37FFFH71

31、1138000H3FFFFH0Y1Y2Y3Y4Y5Y6Y7Y？0A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.00000000000000？111111111111111CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A14A0CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0

32、D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEOED0D7 A14A0“1”“1”“1”“0”01234567YYYYYYYY221G AG BGCBA0123YYYY1EBA“1”“1”“1”“0”01234567YYYYYYYY221G AG BGCBA+5V D0D7A14A0A19A18A17A16A150/IMWRRD 数据总线为16位，但存储器按字节进行编址 用两个8位的存储体(BANK)构成16位BANK1奇数地址BANK0偶数地址D15-D0D7-D0D15-D8A19-A0译

33、码器控制信号体选信号和读写控制如何产生？如何产生？如何连接？如何连接？读写数据有以下几种情况：读写从偶数地址开始的16位的数据 读写从奇数地址开始的16位的数据 读写从偶数地址开始的8位的数据 读写从奇地址开始的8位的数据 8086读写16位数据的特点：读16位数据时会读两次，每次8位。读高字节时BHE=0，A0=1；读低字节时BHE=1，A0=0 每次只使用数据线的一半：D15-D8 或 D7-D0 写16位数据时一次写入。BHE和A0同时为0 同时使用全部数据线D15D0 两种译码方法 独立的存储体译码器独立的存储体译码器 每个存储体用一个译码器；缺点：电路复杂，使用器件多。独立的存储体写

34、选通独立的存储体写选通 译码器共用，但为每个存储体产生独立的写控制信号 但无需为每个存储体产生独立的读信号，因为8086每次仅读1字节。对于字，8086会连续读2次。电路简单，节省器件。D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意这这些些信信号号线线的的连连接接方方法法MEMW#信号同时有效，但只

35、有一个存储体被选中信号同时有效，但只有一个存储体被选中读16位数据时每个体被选中几次？D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11每个存储体用不同的读控制信号每个存储体用不同的读控制信号读16位数据时每个体被选中几次？5.5.1 存储空间的分配 5.5.2 ROM子系统 5.5.3 RAM子系统 4.5.4 寻址范围 5.5.4 寻址范围 5.5.5 存储

36、器的管理 5.5.6 高速缓存器Cache返回本章首页返回本章首页图4-22 IBM PC/XT存储空间的分配 RAM 640KB 保留 128KB ROM 256KB 00000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F6000H FFFFFH 系统板上 RAM 256KB I/O 通道中的 扩展 RAM 384KB 保留的 RAM 128KB 扩展 ROM 198BK 16KB 基本 ROM40KB 返回本节返回本节其功能为：DOS 引导程序；硬件中断管理程序；系统配置分析程序；系统冷启动，热启动和自测试；字符图形发生器；表表4-6 不同不同CPU的寻址范

37、围的寻址范围返回本节返回本节1实地址方式 实地址方式是8028680486最基本的工作方式，寻址范围只能在1MB范围内，故不能管理和使用扩展存储器。它在复位时，启动地址为FFFF0H，在此安装一个跳转指令，进入上电自检和自举程序。2虚地址保护方式（1）存储器管理机制：80386先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物理地址（2）分段分页机制：是所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物理空间的一页。（3）保护：第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏；第二是为每一个任务分配不同的虚地址

38、空间，从而使不同任务之间完全隔离，实现任务的保护。（4）虚拟存储器的概念：由存储器管理机制以及一个大容量的快速硬盘存储器或光盘支持。3虚拟8086方式 支持存储管理、保护及多任务环境中执行8086程序，创建一个在虚拟8086方式下执行8086程序的任务，可以使CPU同时执行三个任务：以32位虚地址保护方式执行第一个任务的80386程序；以16位虚地址保护方式执行第二个任务的80286程序；以虚拟8086方式执行第三个任务的8086程序。返回本节返回本节 Cache存储系统存储系统 解决速度问题解决速度问题 虚拟存储系统虚拟存储系统 解决容量问题解决容量问题高速缓冲存储器高速缓冲存储器主存储器主

39、存储器主存储器主存储器磁盘存储器磁盘存储器了解：Cache的基本概念；基本工作原理；命中率；Cache的分级体系结构 CPU工作速度与内存工作速度不匹配工作速度与内存工作速度不匹配 例如，800MHz的PIII CPU的一条指令执行时间约为1.25ns，而133MHz的SDRAM存取时间为7.5ns，即83%的时间CPU都处于等待状态，运行效率极低。解决：CPU插入等待周期降低了运行速度；采用高速RAM成本太高；在CPU和RAM之间插入高速缓存成本上升不多、但速度可大幅度提高。基于程序执行的两个特征：程序访问的局部性：过程、循环、子程序。数据存取的局部性：数据相对集中存储。存储器的访问相对集中

40、的特点使得我们可以把频繁访问的指令、数据存放在速度非常高（与CPU速度相当）的SRAM高速缓存CACHE中。需要时就可以快速地取出。取指令、数据时先到CACHE中查找：找到（称为命中）直接取出使用；没找到到RAM中取，并同时存放到CACHE中，以备下次使用。只要命中率相当高，就可以大大提高CPU的运行效率，减少等待。现代计算机中CACHE的命中率都在90%以上。命中率影响系统的平均存取速度 系统的平均存取速度 Cache存取速度命中率+RAM存取速度不命中率例如：RAM的存取时间为8ns，CACHE的存取时间为1ns，CACHE的命中率为90%。则存储器整体访问时间由没有CACHE的8ns减少

41、为：1ns90%+8ns10%=1.7ns 速度提高了近4倍。在一定的范围内，Cache越大，命中率就越高，但相应成本也相应提高 Cache与内存的空间比一般为1128 主存Cache地址变换解决：把把Cache与主存都分成大小相同的页与主存都分成大小相同的页（若主存容量为2n，Cache容量为2m，页的大小为2p（即页内地址有p位），则主存的页号共有(n-p)位，Cache页号共有(m-p)位）这样，主存这样，主存Cache地址变换，就是如何把主存页映地址变换，就是如何把主存页映射到射到Cache页上页上（即只映射页号即只映射页号）。全相连映射全相连映射主存任意页可映射到Cache的任意页。

42、这需要有一个很大的页号映射表（共有2m-p项），放在CAM存储器中。昂贵，但冲突小。直接映射直接映射主存页号B与Cache页号b满足关系：b=B mod 2m-p例如：主存0、4、8、12，页映射到Cache的0页，主存1、5、9、13，映射到Cache的1页，依此类推。不需要页号映射表，但冲突概率高。组相连映射组相连映射把页分组，然后结合上面两种方法：组间直接映射，组内全映射。不命中时如何替换Cache内容有以下几种替换算法：随机替换随机替换 先进先出先进先出FIFO 最近最少使用最近最少使用LRU（Least Recently Used）最久没有使用最久没有使用LFU（Least Freq

43、uently Used）Cache与主存的一致性 两种常用的更新算法：写穿式写穿式（WT，Write Through）同时更新 回写式回写式（WB，Write Back）仅当替换时才更新主存写操作写操作读操作读操作贯穿读出式贯穿读出式旁路读出式旁路读出式写穿式写穿式回写式回写式 从CPU发出的写信号送Cache的同时也写入主存。CPUCache主主 存存 数据一般只写到Cache，当Cache中的数据被再次更新时，才将原来的数据写入主存相应页，并接受新的数据。CPUCache主主 存存更新写入CPUCache主主 存存CPUCPU对对主存主存的的所有数据请求所有数据请求都都首先首先送到送到CacheCache，在在CacheCache中查找。中查找。若若命中命中，则，则切切断断CPUCPU对对主存主存的的请求请求，并将，并将数据数据送出；送出；如如果果不不命中命中，则将，则将数据请求数据请求传给传给主存主存。CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据送给CPU，并同时中断CPU对主存的请求；若不命中，Cache不做任何动作，由CPU直接访问主存。CPUCache主主 存存