主存储器与存储体系课件.ppt

1、第第 4 4 章章 主存储器与存储体系主存储器与存储体系计算机的工作依赖于存储器中的程序和数据，计算机的工作依赖于存储器中的程序和数据，存储器的容量和性能对于整个系统的性能至关重要。存储器的容量和性能对于整个系统的性能至关重要。本章教学内容本章教学内容4.1 4.1 存储器概述存储器概述4.2 4.2 读读/写存储器写存储器4.3 4.3 非易失性存储器非易失性存储器(自学自学)4.4 4.4 DRAMDRAM的研制与发展的研制与发展(自学自学)4.5 4.5 半导体存储器的组成与控制半导体存储器的组成与控制4.6 4.6 提高存储器性能的技术提高存储器性能的技术重点难点重点难点存储器芯片的原

2、理、主存的容量扩展技术。存储器芯片的原理、主存的容量扩展技术。cache cache的工作原理的工作原理.Cache Cache的存储器组织的存储器组织:存储映象与地址转换存储映象与地址转换4.14.1存储器概述存储器概述一一.存储器的作用存储器的作用计算机真正工作的场所是计算机真正工作的场所是主存主存（内存内存），所），所有驱动程序、操作系统、工作数据、成品有驱动程序、操作系统、工作数据、成品/半成半成品应用程序必须加载到主存中才能由品应用程序必须加载到主存中才能由CPUCPU读取。读取。高速缓存高速缓存的速度比主存储器快，作为的速度比主存储器快，作为CPUCPU与与内存的缓冲区，主要起到平

3、衡内存的缓冲区，主要起到平衡CPUCPU与主存这间的与主存这间的速度的作用，有效解决了速度的作用，有效解决了CPUCPU速度与主存速度的速度与主存速度的不匹配问题。不匹配问题。辅助存储器辅助存储器（如硬盘、软盘）也称为（如硬盘、软盘）也称为外存外存，用来存放暂时不参加运行的程序和数据，以及永用来存放暂时不参加运行的程序和数据，以及永久存储信息。辅助存储器的容量很大，但存取速久存储信息。辅助存储器的容量很大，但存取速度慢，并且不能为度慢，并且不能为CPUCPU直接访问，必须先将其中直接访问，必须先将其中信息调入主存后，才能为信息调入主存后，才能为CPUCPU所访问。所访问。二二.存储器的分类存储

4、器的分类1.1.按存储器在计算机系统中的作用分类按存储器在计算机系统中的作用分类（1 1）高速缓冲存储器（）高速缓冲存储器（CacheCache）（2 2）主存储器主存储器（3 3）辅助存储器）辅助存储器2.2.按存取方式分类按存取方式分类（1 1）随机存取存储器）随机存取存储器RAMRAM（2 2）只读存储器）只读存储器ROMROM（3 3）顺序存取存储器）顺序存取存储器SAMSAM（sequential Access Memorysequential Access Memory）（4 4）直接存取存储器）直接存取存储器DAMDAM（Direct Access Memory Direct A

5、ccess Memory）3.3.按存储介质分类按存储介质分类（1 1）磁芯存储器）磁芯存储器（2 2）半导体存储器）半导体存储器（3 3）磁表面存储器）磁表面存储器（4 4）光存储器）光存储器4.4.按信息的可保存性分类按信息的可保存性分类（1 1）易失性存储器）易失性存储器（2 2）非易失性存储器）非易失性存储器三三.主存储器概述主存储器概述1 1、主存储器处于全机中心地位、主存储器处于全机中心地位(1)(1)正在运行的程序和数据存放于存储器中。正在运行的程序和数据存放于存储器中。CPUCPU直接从存储器取指令或存取数据。直接从存储器取指令或存取数据。(2).(2).采用采用DMADMA技

6、术或输入输出通道技术，在存储器技术或输入输出通道技术，在存储器和输入输出系统之间直接传输数据。和输入输出系统之间直接传输数据。(3).(3).多处理机系统采用共享存储器来存取和交换多处理机系统采用共享存储器来存取和交换数据。数据。2 2、主存储器分类主存储器分类（1 1）随机存储器）随机存储器RAMRAM（random access memoryrandom access memory）（易失性存储器）易失性存储器）（2 2）只读存储器）只读存储器ROMROM（read-only memoryread-only memory）（非易失性存储器）非易失性存储器）（3 3）可编程序只读存储器）可编

7、程序只读存储器PROMPROM（programmable ROMprogrammable ROM）:一次一次写入，不能修改。写入，不能修改。（非易失性存储器）（非易失性存储器）（4 4）可擦除可编程序只读存储器）可擦除可编程序只读存储器EPROMEPROM（erasable PROMerasable PROM）：）：可用紫外线擦除，擦除后可再次写入。可用紫外线擦除，擦除后可再次写入。（非易失性存储器）（非易失性存储器）（5 5）可用电擦除的可编程序只读存储器）可用电擦除的可编程序只读存储器E E2 2PROMPROM（electrically EPROMelectrically EPROM）：

8、）：可用电改写。可用电改写。（非易失性存储器）（非易失性存储器）3、主存储器的主要技术指标主存储器的主要技术指标 主存储器的主要性能指标主存储器的主要性能指标:主存容量、存储器存取时主存容量、存储器存取时间和存储周期时间。间和存储周期时间。（1 1）存储容量）存储容量 按字节或按字寻址，容量为多少字节，单位：按字节或按字寻址，容量为多少字节，单位：KBKB（2 21010），），MBMB（2 22020），），GBGB（2 23030）；）；地址线数决定最大直地址线数决定最大直接寻址空间大小（接寻址空间大小（n n位地址：位地址：2 2n n）。）。（2 2）存取时间）存取时间（存储器访问时间

9、）（存储器访问时间）(或读或读/写时间写时间)（memory access timememory access time）指启动一次存储器操作到完成指启动一次存储器操作到完成该操作所经历的时间。该操作所经历的时间。*读出时间：读出时间：指从指从CPUCPU向向MEMMEM发出有效地址和读命令开始，发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。直到将被选单元的内容读出为止所用的时间。*写入时间：写入时间：指从指从CPUCPU向向MEMMEM发出有效地址和写命令开始，发出有效地址和写命令开始，直到信息写入被选中单元为止所用的时间。直到信息写入被选中单元为止所用的时间。（3 3）

10、存储周期时间存储周期时间（又称读（又称读/写周期，或访问周期）写周期，或访问周期）CPUCPU连续启动两次独立的存储器操作所需间隔的最连续启动两次独立的存储器操作所需间隔的最小时间。（目前一般存储器可达几纳秒（小时间。（目前一般存储器可达几纳秒（nsns）4、主存储器的基本操作主存储器的基本操作主存储器用来暂时存储主存储器用来暂时存储CPUCPU正在使用的指令和正在使用的指令和数据，它和数据，它和CPUCPU的关系最为密切。的关系最为密切。主存储器和主存储器和CPUCPU的连接是由总线支持的，的连接是由总线支持的，连接形式如图连接形式如图4 41 1所示。所示。问题：问题：1.如何完成存储器的

11、读操作？如何完成存储器的读操作？2.如何完成存储器的写操作？如何完成存储器的写操作？CPUCPU与主存之间采与主存之间采取取异步异步工作方式，以工作方式，以readyready信号表示一次信号表示一次访存操作的结束。访存操作的结束。2K字字n位位读（取）操作读（取）操作 ：从：从CPUCPU送来的地址所指定的存送来的地址所指定的存 储单元中取出信息，再送给储单元中取出信息，再送给CPUCPU。（1 1）地址）地址-AR-ABAR-ABCPUCPU将地址信号送至地址总线将地址信号送至地址总线（2 2）Read Read CPUCPU发读命令发读命令（3 3）Wait for MFC Wait f

12、or MFC 等待存储器工作完成信号等待存储器工作完成信号（4 4）(AR)-DB-DR AR)-DB-DR 读出信息经数据总线送至读出信息经数据总线送至CPUCPU写（存）操作写（存）操作 ：将要写入的信息存入：将要写入的信息存入CPUCPU所指定所指定的存储单元中。的存储单元中。（1 1）地址）地址-AR-ABAR-ABCPUCPU将地址信号送至地址总线将地址信号送至地址总线（2 2）数据）数据-DR-DB CPUDR-DB CPU将要写入的数据送到数据总线将要写入的数据送到数据总线（3 3）Write CPUWrite CPU发写信号发写信号（4 4）Wait for MFC Wait

13、for MFC 等待存储器工作完成信号等待存储器工作完成信号5.5.主存储器的基本结构主存储器的基本结构存储体存储体地地址址译译码码驱驱动动I/OI/O和和读读写写电电路路地址地址线线数据数据线线读读/写控制写控制线线存储体是存储器的核心，是存储单元存储体是存储器的核心，是存储单元的集合体，而存储单元又是由若干个记忆的集合体，而存储单元又是由若干个记忆单元组成的。单元组成的。地址译码驱动电路包含译码器地址译码驱动电路包含译码器和驱动器两部分组成。译码器将地和驱动器两部分组成。译码器将地址总线输入的地址码转换成与之对址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以应的译码输出线上的有

14、效电平，以表示选中了某一存储单元，然后由表示选中了某一存储单元，然后由驱动器提供驱动电流去驱动相应的驱动器提供驱动电流去驱动相应的读读/写电路，完成对被选中存储单写电路，完成对被选中存储单元的读元的读/写操作。写操作。I/OI/O和读和读/写电路包括读出放大器、写入电路和读写电路包括读出放大器、写入电路和读/写控制电路，用以完成写控制电路，用以完成被选中存储单元中各位的读出和写入操作。被选中存储单元中各位的读出和写入操作。存储器的读存储器的读/写操作是在控制器的控制下进行的。半导体存储芯片写操作是在控制器的控制下进行的。半导体存储芯片中的控制电路，必须在接收到来自控制器的中的控制电路，必须在接

15、收到来自控制器的读读/写命令写命令或或写允许信号写允许信号后，后，才能实现正确的读才能实现正确的读/写操作。写操作。四四.存储系统层次结构存储系统层次结构为了解决存储容量、存取速度和价格之间的矛盾，为了解决存储容量、存取速度和价格之间的矛盾，通常把各种不同存储容量、不同存取速度的存储，按通常把各种不同存储容量、不同存取速度的存储，按一定的体系结构组成起来，形成一个统一整体的存储一定的体系结构组成起来，形成一个统一整体的存储系统。系统。由高速缓冲存储器、主存储器、辅助存储器构成由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓冲存的三级存储系统可以分为两个层次，

16、其中高速缓冲存储器和主存之间称为储器和主存之间称为Cache-Cache-主存层次，主存和辅存间主存层次，主存和辅存间称为主存辅存层次。称为主存辅存层次。Cache主存主存CPU辅助硬件辅助硬件（存储器控制电路）（存储器控制电路）CacheCache和主存之间的速度大约相差一个数量级，为了弥补主和主存之间的速度大约相差一个数量级，为了弥补主存速度的不足，在存速度的不足，在CPUCPU和主存间设置和主存间设置CacheCache。CPUCPU在某一小段时间在某一小段时间内所在访问的程序和数据被事先从主存中调入内所在访问的程序和数据被事先从主存中调入CacheCache，当，当CPUCPU需要需要

17、这些程序和数据时，就直接去这些程序和数据时，就直接去CacheCache中读取，这样就大大提高存中读取，这样就大大提高存取速度。取速度。1.Cache-1.Cache-主存层次主存层次CacheCache主存层次的存取速度接近于主存层次的存取速度接近于CacheCache的存取速度，但容的存取速度，但容量接近于主存，每位价格也接近于主存的每位价格，因此解决了量接近于主存，每位价格也接近于主存的每位价格，因此解决了高速度和低成本之间的矛盾。由于这个层次完全由硬件实现，不高速度和低成本之间的矛盾。由于这个层次完全由硬件实现，不用系统辅助软件干预，所以对用户是透明的。用系统辅助软件干预，所以对用户是

18、透明的。2.2.主存主存-辅存层次辅存层次主存主存辅存辅存CPU辅助软硬件辅助软硬件辅存是主存的补充，用来存放暂时不用的程序和数据，当需要时，辅存是主存的补充，用来存放暂时不用的程序和数据，当需要时，再调到主存中去。主存再调到主存中去。主存-辅存层次通过附加的硬件及存储管理软件来辅存层次通过附加的硬件及存储管理软件来控制。辅存只与主存交换信息，控制。辅存只与主存交换信息，CPUCPU不能直接访问辅存。不能直接访问辅存。主存辅存层次的存取速度接近于主存的存取速度，容量则接近主存辅存层次的存取速度接近于主存的存取速度，容量则接近于辅存的容量，而每位平均价格也接近于廉价有辅存平均价格，从而于辅存的容

19、量，而每位平均价格也接近于廉价有辅存平均价格，从而解决了大容量和低成本间的矛盾。解决了大容量和低成本间的矛盾。三级存储系统的总效果是：存取速度接近于三级存储系统的总效果是：存取速度接近于CacheCache水水平，存储容量非常之大，整个价格也比较合理。平，存储容量非常之大，整个价格也比较合理。4.2 4.2 读读/写存储器写存储器(随机存储随机存储(RAM)RAM)工艺工艺双极型双极型MOSMOS型TTLTTL型型ECLECL型型速度很快、功耗大、容量小速度很快、功耗大、容量小电路结构电路结构PMOSPMOSNMOSNMOS功耗小、容量大功耗小、容量大（静态（静态MOSMOS除外）除外）工作方

20、式工作方式静态静态MOSMOS动态动态MOSMOSECL:ECL:发射集耦合逻辑电路的简称发射集耦合逻辑电路的简称CMOS存储存储信息信息原理原理动态存储器动态存储器DRAMDRAM（动态动态MOSMOS型）：型）：依靠电容存储依靠电容存储电荷的原理存储信息电荷的原理存储信息。功耗较小。功耗较小,容量大容量大,速度较速度较快快,作主存作主存。静态存储器静态存储器SRAMSRAM（双极型、静态双极型、静态MOSMOS型）型）依靠双稳态电路内部交叉反馈的机制存储依靠双稳态电路内部交叉反馈的机制存储信息。信息。功耗较大功耗较大,速度快速度快,作作CacheCache。SRAMSRAM：利用双稳态触发

21、器来保存信息，只要不断电，信息利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的，因为其不需要进行动态刷新，故称为是不会丢失的，因为其不需要进行动态刷新，故称为“静态静态”存储器。存储器。DRAMDRAM：利用利用MOSMOS电容存储电荷来保存信息，使用时需要电容存储电荷来保存信息，使用时需要给电容充电才能使信息保持，即要定期刷新。给电容充电才能使信息保持，即要定期刷新。一、SRAM1、六管静态基本存储电路（P107图4.2）(1)为什么说六管静态基本存储电路是利用双稳态触发器来保存信息？(2)如何写“0”？如何写“1”？(3)T5、T6管的作用是什么？字选择线 位线2 位线1 Vss

22、T1T2T6T5T3T4VGG VDD ABT T1 1 T T6 6:构成一个记忆单元的主体，构成一个记忆单元的主体，能存储一位二进制信息。能存储一位二进制信息。其中：其中：T T1 1T T4 4构成基本构成基本RS F/FRS F/F用来存储一位二进制信息用来存储一位二进制信息.T5T5、T6T6：构成读写控制门，用来构成读写控制门，用来传送读写信号。传送读写信号。电路中有一条字线：用来选择这电路中有一条字线：用来选择这个记忆单元。个记忆单元。有两条位线：用来传送读写信号。有两条位线：用来传送读写信号。A A1 1，B B0 0：T1T1止，止，T2T2通，记忆单元存储通，记忆单元存储“

23、0”0”A A0 0，B B1 1：T1T1通，通，T2T2止，记忆单元存储止，记忆单元存储“1”1”字线字线“0”0”，记忆单元未被选中，记忆单元未被选中，T5T5、T6T6止，止，F/FF/F与位线断开，原存信息与位线断开，原存信息不会丢失，称保持状态。不会丢失，称保持状态。字线字线“1”1”，记忆单元被选中，记忆单元被选中，T5T5、T6T6通，可进行读、写操作。通，可进行读、写操作。字选择线 位线2 位线1 Vss T1T2T6T5T3T4VGG VDD AB 因为因为T5T5、T6T6通则通则A A、B B点与位线点与位线1 1、位线、位线2 2相连。相连。若记忆单元为若记忆单元为“

24、1”1”A A0 0，B B1 1。T1T1通，通，T2T2止，则止，则位线位线1 1产生负脉冲。产生负脉冲。若记忆单元为若记忆单元为“0”0”A A1 1，B B0 0 T1T1止，止，T2T2通，则通，则位线位线2 2产生负脉冲。产生负脉冲。这样根据两条位线这样根据两条位线上哪一条产生负脉冲判上哪一条产生负脉冲判断读出断读出1 1还是还是0 0。读操作读操作字线字线“1”1”，记忆单元被选中，记忆单元被选中，T5T5、T6T6通，可进行读、写操作。通，可进行读、写操作。写操作写操作 若要若要写入写入“1”1”，则使则使位线位线1 1输入输入“0”0”，位线位线2 2输入输入“1”1”，它们

25、，它们分别通过分别通过T5T5、T6T6管管迫使迫使T1T1通、通、T2T2止止A A0 0，B B1 1，使记忆单元使记忆单元内容变成内容变成“1”1”，完成写，完成写“1”1”操作操作.若要若要写入写入“0”0”，则使，则使位线位线1 1输入输入“1”1”，位线位线2 2输入输入“0”0”，它们，它们分别通过分别通过T5T5、T6T6管管迫使迫使T1T1止、止、T2T2通通A A1 1，B B0 0，使记忆单元使记忆单元内容变成内容变成“0”0”，完成写，完成写“0”0”操作操作 在该记忆单元在该记忆单元未被选中或读出时，电路处于双稳态未被选中或读出时，电路处于双稳态，F/FF/F工作状工

26、作状态由电源态由电源V VDDDD不断给不断给T T1 1、T T2 2供电，以保持信息供电，以保持信息，但是，但是只要电源被切只要电源被切断，原存信息便会丢失断，原存信息便会丢失，这就是，这就是半导体存储器的易失性半导体存储器的易失性。字选择线 位线2 位线1 Vss T1T2T6T5T3T4VGG VDD AB2.16X12.16X1位静态存储器结构图位静态存储器结构图T T1 1 T T6 6:存储单元（存储单元（1bit1bit）1616个存储单元排列成个存储单元排列成4 4*4 4矩阵的形式，每个存储单元被连接矩阵的形式，每个存储单元被连接到不同字线、位线的交叉处，并加上读到不同字线

27、、位线的交叉处，并加上读/写控制电路，用地址写控制电路，用地址编译器提供字线、位线选择信号。编译器提供字线、位线选择信号。要访问要访问1616个存储单元，需要个存储单元，需要4 4位地址位地址A A0 0 A A3 3,A,A0 0 A A1 1:行地址，经行地址，经X X译码器产生译码器产生4 4个译码信号来选择个译码信号来选择4 4行。行。A A2 2 A A3 3:列地址，经列地址，经Y Y译码器产生译码器产生4 4个译码信号来选择个译码信号来选择4 4列。列。这样用这样用4 4位地址位地址A A0 0 A A3 3可选中行、列交叉处的存储单元。可选中行、列交叉处的存储单元。为了用为了用

28、Y Y译码信号选择一列，在每个存储单元处加两个译码信号选择一列，在每个存储单元处加两个MOSMOS管管T T7 7、T T8 8。用于选择把指定列的全部存储单元的用于选择把指定列的全部存储单元的T T5 5、T T6 6管与该列的位线管与该列的位线1 1、位线位线2 2连接，而其他各列的全部存储单元都与对应列的位线连接，而其他各列的全部存储单元都与对应列的位线1 1、位线位线2 2断开。断开。当当一个存储单元被选中，它的字线使该存储单元的一个存储单元被选中，它的字线使该存储单元的T T5 5、T T6 6管导通。列线把该存储单元的管导通。列线把该存储单元的T T7 7、T T8 8管导通。管导

29、通。若，执行若，执行写写操作，写入数据操作，写入数据D DININ，经，经T T5 5、T T6 6、T T7 7、T T8 8，写入写入F/FF/F。若，执行若，执行读读操作，操作，F/FF/F的状态经的状态经T T5 5、T T6 6、T T7 7、T T8 8和和位线位线1 1、位线、位线2 2，送入读出放大器，得到读出数据信号，送入读出放大器，得到读出数据信号D Doutout.0WE1WE教材上教材上P P109109图图4.44.41K1K*1 1位位1k=21k=21010,需要需要1010根地址线。根地址线。A A0 0 A A4 4:X:X地址译码器地址译码器A A5 5 A

30、 A9 9:Y:Y地址译码器地址译码器组成组成3232*3232的存储矩阵的存储矩阵控制端：控制端：未选，：允许读，：允许写，：允许写片选xCSWE1CS1WE0CS0WE0CSWE:3.3.时序（时序（Intel21141KIntel21141K4 4位的位的SRAMSRAM）CPUCPU通过通过ABAB把要读取的存把要读取的存储单元地址传送到相应的芯储单元地址传送到相应的芯片读取地址引脚片读取地址引脚激活片选信号（激活片选信号（0 0），并发出读取命令以），并发出读取命令以（1 1），经过一段时），经过一段时间，从芯片数据端输出有效间，从芯片数据端输出有效数据。数据。读出数据经读出数据经D

31、BDB送至目的送至目的地后，片选和读命令撤消。地后，片选和读命令撤消。读周期结束。读周期结束。CSCSWE读时序读时序CPUCPU通过通过ABAB确定要写入信确定要写入信息的位置，并把要写入的数息的位置，并把要写入的数据传输到据传输到DBDB。激活片选信号（激活片选信号（0 0），并发出写取命令），并发出写取命令（0 0），将已传输），将已传输过来的数据写入相应的地址过来的数据写入相应的地址单元。片选和写命令撤消。单元。片选和写命令撤消。写周期结束。写周期结束。CSCSWE写时序写时序二、二、DRAMDRAM1 1、三管动态存储单元、三管动态存储单元什么状态表示存入什么状态表示存入“0”“0”

32、？什么状态表示存入？什么状态表示存入“1”“1”？如何写如何写“0”“0”？如何写？如何写“1”“1”？“1”“1”信号写入后是否能长时间信号写入后是否能长时间保持？保持？如何读出如何读出“0”“0”、“1”“1”信号？信号？定义定义:“0”C“0”C上有足够的电荷，上有足够的电荷，T T2 2导通。导通。“1”-C1”-C上无电荷或电荷很少，不能使上无电荷或电荷很少，不能使T T2 2导通。导通。读出读出:读出数据线预充电至读出数据线预充电至“1”1”，读出选择线，读出选择线“1”1”，T T3 3导通。导通。若若C C上充有电荷，上充有电荷，T T2 2导通，读出数据线经导通，读出数据线经

33、T T2 2、T T3 3接地，读出电接地，读出电压为压为“0”0”。若。若C C上无电荷，上无电荷，T T2 2截止，读出数据为截止，读出数据为“1 1”。写入写入:在写入选择线上加在写入选择线上加“1”1”，在写入数据线上加写入信号，在写入数据线上加写入信号 ，T1T1导导通。通。C C随写入信号而充电或放电（随写入信号而充电或放电（“0”0”放电，放电，“1”1”充电）。若充电）。若T1T1截止，截止，C C的电压保持不变。的电压保持不变。特点：三管单特点：三管单元布线较复杂，元布线较复杂，所用元件较多，所用元件较多，但电路稳定。但电路稳定。2 2、单管动态存储单元、单管动态存储单元(1

34、)(1)读数据读数据 数据线预充电至数据线预充电至“1”“1”，字，字线来线来“1”“1”，T T导通导通.1)1)原有原有“1”“1”C CS S上充有电上充有电荷荷T T管在位线上产生读电流管在位线上产生读电流完成读完成读“1”“1”操作。操作。2 2）原存）原存“0”“0”C CS S无电荷无电荷T T管在位线上不产生读电流管在位线上不产生读电流完成读完成读“0”“0”操作。操作。读完成后，读完成后，C CS S上的电荷被上的电荷被泄放完，因此是破坏性读出，必泄放完，因此是破坏性读出，必须采用重写再生措施。须采用重写再生措施。CsCs不能做得太大，一般比位线上寄生电容不能做得太大，一般比

35、位线上寄生电容CdCd还要小，读出时，还要小，读出时，T T导通，电荷在导通，电荷在CsCs与与CdCd间分配，会使读出电流信息减少。间分配，会使读出电流信息减少。用单管作为存储器，读出放大器的灵敏度应具有较高的灵敏度，用单管作为存储器，读出放大器的灵敏度应具有较高的灵敏度，因为信息保持保存在很小的因为信息保持保存在很小的CsCs上，也只能保持上，也只能保持2 2ms,ms,必须定时刷新。必须定时刷新。（2 2）写数据）写数据 字线来字线来“1”“1”，T T导通，电路被选中。导通，电路被选中。1 1）若数据线为）若数据线为“0“0”且且C CS S上无电荷上无电荷准备写准备写“1”“1”则则

36、V VDDDD要对要对CsCs充电，充电，CsCs上存储一定电荷上存储一定电荷“1”“1”已写入。已写入。2 2）若数据线为若数据线为“1“1”且且C CS S存有电荷存有电荷准备写准备写“0”“0”则则CsCs通过通过T T放电放电使使CsCs上无电荷上无电荷“0”“0”写入写入 3 3）如果写入的数据与）如果写入的数据与CsCs中原存储信息相同，则中原存储信息相同，则CsCs中原中原存储有无电荷的情形不会发生变化。存储有无电荷的情形不会发生变化。优点：线路简单，单元占用面积小，速度快。优点：线路简单，单元占用面积小，速度快。缺点：读出是破坏性的，要重写，另外要有较高灵敏度的缺点：读出是破坏

37、性的，要重写，另外要有较高灵敏度的放大器。放大器。1616K K个基本存储电路如何排列？个基本存储电路如何排列？A A0 0A A6 6引脚的功能是什么？引脚的功能是什么？3 3、DRAMDRAM存存储器框图储器框图RASRAS、CASCAS、WEWE信号的作信号的作用及时序如用及时序如何何？4.再生 DRAMDRAM是通过把电荷充积到是通过把电荷充积到MOSMOS管的栅极电容或管的栅极电容或专门的专门的MOSMOS电容中去来实现信息存储的。电容中去来实现信息存储的。但是由但是由于电容漏电阻的存在，随着时间的增加，其电荷于电容漏电阻的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失

38、。会逐渐漏掉，从而使存储的信息丢失。为了保证为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来的电荷。充电，以恢复原来的电荷。把这一充电过程称把这一充电过程称为为再生再生，或称为，或称为刷新刷新。对于对于DRAMDRAM，再生一般应再生一般应在小于或等于在小于或等于2 2msms的时间内进行一次。的时间内进行一次。SRAMSRAM则不则不同，由于同，由于SRAMSRAM是以双稳态电路为存储单元的，因是以双稳态电路为存储单元的，因此它不需要再生。此它不需要再生。DRAMDRAM采用采用“读出读出”方式进行再生。方式进行再生。利用单元数据线

39、上的读出放大器来实现。利用单元数据线上的读出放大器来实现。读出放大器在读出存储单元的信息并进行放读出放大器在读出存储单元的信息并进行放大的同时，将所读出的信息重新写入该存储单元，大的同时，将所读出的信息重新写入该存储单元，从而完成存储器的再生（刷新）。从而完成存储器的再生（刷新）。一般一般DRAMDRAM的再生时间应的再生时间应=2=2msms由于由于DRAMDRAM每列都有自己的读出放大器，只要依每列都有自己的读出放大器，只要依次改变行地址轮流进行读放再生即可。这种方式次改变行地址轮流进行读放再生即可。这种方式称称行地址再生方式行地址再生方式。.DRAMDRAM与与SRAMSRAM的比较的比

40、较 DRAMDRAM的优点的优点(1)(1)每片存储容量较大；引脚数少。每片存储容量较大；引脚数少。(2)(2)价格比较便宜。价格比较便宜。(3)(3)所需功率大约只有所需功率大约只有SRAMSRAM的的1 16 6。DRAMDRAM作为计算机主存储器的主要元件得到了广泛的应用作为计算机主存储器的主要元件得到了广泛的应用.DRAMDRAM的缺点的缺点 (1)(1)速度比速度比SRAMSRAM要低。要低。(2)(2)DRAMDRAM需要再生，这不仅浪费了宝贵的时间，还需要有配需要再生，这不仅浪费了宝贵的时间，还需要有配套的再生电路，它也要用去一部分功率。套的再生电路，它也要用去一部分功率。SRA

41、MSRAM一般用作容量不大的高速存储器一般用作容量不大的高速存储器。4.3 4.3 非易失性半导体存储器非易失性半导体存储器(自学自学)4.4 4.4 DRAMDRAM的研制与发展的研制与发展(自学自学)4 45 5 半导体存储器的组成与控制半导体存储器的组成与控制 常用的半导体存储器芯片有多字一位片和多常用的半导体存储器芯片有多字一位片和多字多位字多位(4(4位、位、8 8位位)片，如片，如1616M M位容量的芯片可位容量的芯片可以有以有1616M M l l位和位和4 4M M 4 4位等种类。位等种类。一存储器容量扩展一存储器容量扩展(1)(1)位扩展位扩展 概念概念:位扩展指的是用多

42、个存储器器件对字长进行扩充位扩展指的是用多个存储器器件对字长进行扩充。方法方法:位扩展的连接方式是将多片存储器的位扩展的连接方式是将多片存储器的地址、片选地址、片选CSCS、读写控制端读写控制端R RW W相应并联相应并联，数据端分别引出数据端分别引出。例例:16:16K K 4 4位芯片组成位芯片组成1616K K 8 8位的存储器位的存储器(2)(2)字扩展字扩展 概念概念:字扩展指的是增加存储器中字的数量。字扩展指的是增加存储器中字的数量。方法方法:静态存储器静态存储器进行字扩展时，将各芯片的进行字扩展时，将各芯片的地址线、地址线、数据线、读写控制线相应并联数据线、读写控制线相应并联，而

43、由，而由片选信号来片选信号来区分各芯片的地址范围区分各芯片的地址范围。动态存储器一般不设置动态存储器一般不设置CSCS端，但可用端，但可用RASRAS端来扩展端来扩展字数。只有当字数。只有当RASRAS由由“1”“1”变变“0”“0”时，才会激发出时，才会激发出行时钟，存储器才会工作。行时钟，存储器才会工作。例例:4:4个个1616K K 8 8位静态芯片组成位静态芯片组成6464K K 8 8位存储器。位存储器。(3)(3)字位扩展字位扩展 实际存储器往往需要字向和位向同时实际存储器往往需要字向和位向同时扩充。扩充。一个存储器的容量为一个存储器的容量为M M N N位，若位，若使用使用L L

44、 K K位存储器芯片，那么，这个存位存储器芯片，那么，这个存储器共需要储器共需要 个存储器芯片个存储器芯片。KNLM例例:由由Intel2114(1K Intel2114(1K 4 4位位)芯片组成容量为芯片组成容量为4 4K K 8 8位位的主存储器的逻辑框图的主存储器的逻辑框图,说明地址总线和数据总线说明地址总线和数据总线的位数，该存储器与的位数，该存储器与8 8位字长的位字长的CPUCPU的连接关系。的连接关系。解：此题所用芯片是同种芯片。解：此题所用芯片是同种芯片。（1 1）片数）片数=存储器总容量（位）存储器总容量（位）/芯片容量（位）芯片容量（位）=4 =4K K*8/8/（1K1

45、K*4 4）=8=8（片）片）(2(2）CPUCPU总线（由总线（由存储器容量存储器容量决定）决定）地址线位数地址线位数=loglog2 2(字数字数)=)=loglog2 2(4K)=12(4K)=12(位位)数据线位数数据线位数=字长字长=8=8（位）（位）（3 3）芯片总线（由）芯片总线（由芯片容量芯片容量决定）决定）地址线地址线=loglog2 2(1K)=10(1K)=10(位位)数据线数据线=4=4（位）（位）（4 4）分组（组内并行工作，）分组（组内并行工作，CsCs连在一起，组连在一起，组间串行工作，间串行工作，CsCs分别连接译码器的输出）分别连接译码器的输出）组内芯片数组内

46、芯片数=存储器字长存储器字长/芯片字长芯片字长 =8/4=2 =8/4=2（片）（片）组数组数=芯片总数芯片总数/组内片数组内片数=8/2=4=8/2=4（组）（组）（5 5）地址分配与片选逻辑）地址分配与片选逻辑6464KBKB1 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 4需需1212位地址位地址寻址：寻址：4 4KBKB A A1515A A1212A A11 11 A A10 10 A A9 9 A A0 0A A1111AA0 00 0 0 0 0 00 0任意值任意值 0 0 0 0 1

47、 11 10 1 1 10 1 1 11 0 1 0 1 11 10 10 1 0 00 01 0 1 0 0 00 01 1 1 1 0 00 01 1 1 1 1 11 1片选片选 芯片地址芯片地址 低位地址分配给芯片，高位地址形成片选逻辑低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑1 1K K1 1K K1 1K K1 1K KA A9 9AA0 0A A9 9AA0 0A A9 9AA0 0A A9 9AA0 0CSCS0 0CSCS1 1CSCS2 2CSCS3 3A A1111A A1010A A1111A A1010A

48、A1111A A1010A A1111A A1010(6)(6)连接方式连接方式:扩展位数扩展位数,扩展单元数扩展单元数,连接控制线连接控制线例：某半导体存储器，按字节编址。其中：例：某半导体存储器，按字节编址。其中：00000000H H07FFH07FFH为为ROMROM区、选用区、选用EPROMEPROM芯片（芯片（2 2KB/KB/片）；片）；08000800H H13FFH13FFH为为RAMRAM区、选用区、选用RAMRAM芯片芯片 （2 2KB/KB/片和片和1 1KB/KB/片）。片）。地址总线地址总线A A1515A A0 0（低）。给出地址分配和片选逻辑。低）。给出地址分配

49、和片选逻辑。例例2.2.1.1.计算容量和芯片数计算容量和芯片数ROMROM区：区：2 2KB RAMKB RAM区：区：3 3KB KB 共共3 3片片 存储空间分配：存储空间分配：先安排大容量芯片（放地址低先安排大容量芯片（放地址低端），再安排小容量芯片。端），再安排小容量芯片。便于拟定片选逻辑。便于拟定片选逻辑。A A15 15 A A14 14 A A13 13 A A12 12 A A11 11 A A10 10 A A9 9AA0 00 0 00 0 0 0 00 0 0 00 00 0 0 0 0 0 0 00 0 1 11 1 0 0 00 0 0 0 10 1 1 11 1

50、0 0 0 0 0 0 1 0 01 0 0 1 11 1 0 0 00 0 0 0 10 1 0 00 0 0 0 0 0 0 0 1 0 01 0 0 0 00 0低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑2 2K K2 2K K1 1K KA A10 10 A A0 0A A10 10 A A0 0A A9 9 A A0 0CSCS0 0CSCS1 1CSCS2 2A A1212A A1111A A1212A A1111A A1212A A11115 5KBKB需需1313位地位地址寻