数字逻辑-课件.ppt

1、第三节第三节 常用组合逻辑电路分析与应用常用组合逻辑电路分析与应用一、二进制并行加法器一、二进制并行加法器 二进制并行加法器是一种能够并行产生二进制并行加法器是一种能够并行产生2 2 个二进制数个二进制数算术和的逻辑部件算术和的逻辑部件,它由若干个全加器组成它由若干个全加器组成,较低位全加器较低位全加器的进位输出端被连接到较高位全加器的进位输入端。图的进位输出端被连接到较高位全加器的进位输入端。图4-4-26 26 给出了一个由给出了一个由4 4 个全加器组成的个全加器组成的4 4 位二进制并行加法器位二进制并行加法器的逻辑框图和逻辑符号。的逻辑框图和逻辑符号。图图 4-26 44-26 4位

2、二进制并行加法器位二进制并行加法器(a)(a)逻辑框图逻辑框图 (b)(b)逻辑符号逻辑符号 从图从图4-264-26可以看出可以看出,被加数被加数A A和加数和加数B B的所有位同时加的所有位同时加到全加器的各输入端到全加器的各输入端,进位是按串行方式进行的进位是按串行方式进行的,即低位即低位的进位传输被送到较高位的进位输入端的进位传输被送到较高位的进位输入端,组成一个进位链。组成一个进位链。串行进位方式由于进位信号从串行进位方式由于进位信号从COCO0 0传送到传送到COCO4 4,这需要较这需要较长的传输时间长的传输时间,因而操作速度较慢。但是因而操作速度较慢。但是,串行进位方式串行进位

3、方式的结构简单的结构简单,通常用于中、低速数字系统中。通常用于中、低速数字系统中。在图在图4-26所示的二进制并行加法器中所示的二进制并行加法器中,每一位加法都同每一位加法都同本位的进位输入有关本位的进位输入有关,因而相加的和数必须在进位信号从因而相加的和数必须在进位信号从低位传输到高位后才有稳定的值。这样低位传输到高位后才有稳定的值。这样,当被加数与加数当被加数与加数的所有位同时加到全加器的各个相应输入端时的所有位同时加到全加器的各个相应输入端时,虽然并行虽然并行加法器的和数始终给出一定数值加法器的和数始终给出一定数值,但只有在进位信号依次但只有在进位信号依次通过各个全加器传输到高位后才有正

4、确的值。因此通过各个全加器传输到高位后才有正确的值。因此,这种这种加法器加法器,由于进位是串行的由于进位是串行的(又称行波进位又称行波进位),形成进位的速形成进位的速度很慢度很慢,加法器的速度主要受进位传递时间的限制。加法器的速度主要受进位传递时间的限制。在计算机中在计算机中,几乎所有的算术运算都是通过连续的加法几乎所有的算术运算都是通过连续的加法运算而实现的。因此运算而实现的。因此,提高加法器的运算速度是十分重要的提高加法器的运算速度是十分重要的,其方法是使较低位的进位信号越过中间各级而直接决定较其方法是使较低位的进位信号越过中间各级而直接决定较高位的进位输出高位的进位输出,这种进位方式称为

5、并行进位这种进位方式称为并行进位,又叫做先行又叫做先行进位。由于并行进位方式具有较小的进位传输时间进位。由于并行进位方式具有较小的进位传输时间,能够使能够使加法器的运算速度得到提高加法器的运算速度得到提高,所以所以,这种进位方式通常用于这种进位方式通常用于高速数字系统中。高速数字系统中。全加器进位输出的一般形式为全加器进位输出的一般形式为 COCOi i=(A=(Ai i B Bi i)CO)COi-1i-1+A+Ai i B Bi i 其中其中A Ai i和和B Bi i分别表示第分别表示第i i 位的被加数和加数位的被加数和加数,COi-1,COi-1 为来自第为来自第i-1i-1位全加器

6、的进位。位全加器的进位。当当i=1,2,3,4 i=1,2,3,4 时时,进位进位COCO1 1 、COCO2 2 、COCO3 3 和和COCO4 4的函数的函数表达式为：表达式为：COCO1 1=(A=(A1 1 B B1 1)CO)CO0 0+A+A1 1 B B1 1 CO CO2 2=(A=(A2 2 B B2 2)CO)CO1 1+A+A2 2 B B2 2 CO CO3 3=(A=(A3 3 B B3 3)CO)CO2 2+A+A3 3 B B3 3 CO CO4 4=(A=(A4 4 B B4 4)CO)CO3 3+A+A4 4 B B4 4若令若令 P Pi i=A=Ai i

7、 B Bi i,G Gi i=A=Ai i B Bi i全加器的进位输出可以写成全加器的进位输出可以写成 COCOi i=P=Pi iCOCOi-1i-1+G Gi i 如果如果G Gi i为为1,1,说明第说明第i i位的被加数位的被加数A Ai i和加数和加数B Bi i都为都为1,1,则不则不管低位运算结果如何管低位运算结果如何,第第i i位的进位输出位的进位输出COCOi i也为也为1,1,因此因此,G Gi i称为进位产生函数。如果第称为进位产生函数。如果第i i位的被加数位的被加数A Ai i和加数和加数B Bi i中只有中只有一个为一个为1,1,则则G Gi i=0,P=0,Pi

8、 i=1,=1,进位产生函数进位产生函数G Gi i为为0,0,表示该位不产表示该位不产生进位。从进位输出函数表达式还可以看出生进位。从进位输出函数表达式还可以看出,只有当只有当P Pi i=1=1时时,来自低位的进位才能传输到高位。如果第来自低位的进位才能传输到高位。如果第i i位的被加数位的被加数A Ai i和加数和加数B Bi i均为均为0,0,则则G Gi i=0,P=0,Pi i=0=0。这时。这时,即使有来自低位的即使有来自低位的进位也不会传输到高位去进位也不会传输到高位去,因此因此,P,Pi i叫做进位传输函数。同叫做进位传输函数。同时时,可以把可以把S Si i写成写成S Si

9、 i=A Ai i B Bi i COCOi-1i-1=P=Pi i COCOi-1i-1 由此可由此可以写出各位全加和的表达式以写出各位全加和的表达式:S S1 1=P=P1 1 CO CO0 0 S S2 2=P=P2 2 CO CO1 1 S S3 3=P=P3 3 CO CO2 2 S S4 4=P=P4 4 CO CO3 3 进位进位COCO1 1 、COCO2 2 、COCO3 3 和和COCO4 4 的函数表达式用进位传的函数表达式用进位传输函数和进位产生函数表示时输函数和进位产生函数表示时,可以写成以下形式可以写成以下形式:CO CO1 1=P=P1 1 CO CO0 0+G+

10、G1 1 CO CO2 2=P=P2 2 CO CO1 1+G+G2 2 CO CO3 3=P=P3 3 CO CO2 2+G+G3 3 CO CO4 4=P=P4 4 CO CO3 3+G+G4 4 上述函数表达式经整理和代换后可得到下面的形式上述函数表达式经整理和代换后可得到下面的形式:CO CO1 1=P=P1 1 CO CO0 0+G+G1 1 CO CO2 2=P=P2 2 P P1 1 CO CO0 0+P+P2 2 G G1 1+G+G2 2 CO CO3 3=P=P3 3 P P2 2 P P1 1 CO CO0 0+P+P3 3 P P2 2 G G1 1+P+P3 3 G

11、G2 2+G+G3 3 CO CO4 4=P=P4 4 P P3 3 P P2 2 P P1 1 CO CO0 0+P+P4 4 P P3 3 P P2 2 G G1 1+P+P4 4 P P3 3 G G2 2+P P4 4 P P3 3+G+G4 4 它们对应的逻辑电路图如图它们对应的逻辑电路图如图4-274-27所示所示,这是一个这是一个4 4位位并行加法器的先行进位逻辑电路。并行加法器的先行进位逻辑电路。图图4-27 4-27 先行进位逻辑电路先行进位逻辑电路 采用先行进位的采用先行进位的4 4位并行加法器如图位并行加法器如图4-284-28所示。图中所示。图中,用异或门产生进位传输函

12、数用异或门产生进位传输函数P P1 1 、P P2 2 、P P3 3 和和P P4 4,与门形与门形成进位产生函数成进位产生函数G G1 1 、G G2 2 、G G3 3 和和G G4 4 。这样。这样,进位输出与进位输出与被加数和加数相比延迟了三级门的延迟时间。被加数和加数相比延迟了三级门的延迟时间。图图4-28 4-28 采用先行进位的采用先行进位的4 4位并行加法器位并行加法器 一般说来一般说来,n,n 位并行二进制加法器共需位并行二进制加法器共需n n个全加器。个全加器。由于逻辑门扇入和扇出的限制由于逻辑门扇入和扇出的限制,需将需将n n位全加器分成若干位全加器分成若干个组个组,每

13、组都由若干个每组都由若干个4 4位、位、2 2位或位或1 1位全加器连接而成。位全加器连接而成。通常通常,在每个组内采用先行进位方式在每个组内采用先行进位方式,而组与组之间则采而组与组之间则采用串行进位方式用串行进位方式,因这种连接方式花费的成本较低。因这种连接方式花费的成本较低。4 4位二进制并行加法器是一种典型的位二进制并行加法器是一种典型的MSI MSI 逻辑部件逻辑部件,除用于算术运算外除用于算术运算外,还有许多其他应用还有许多其他应用,下面举例说明。下面举例说明。例例4-3 4-3 用用4 4位二进制并行加法器设计一个将位二进制并行加法器设计一个将8421BCD8421BCD码码转换

14、为余转换为余3 3码的代码转换电路。码的代码转换电路。解解:众所周知众所周知,8421BCD,8421BCD 码加二进制数码加二进制数0011 0011 就得到余就得到余3 3码码,这个加法用这个加法用4 4 位二进制并行加法器是很容易实现的位二进制并行加法器是很容易实现的,如如图图4-294-29所示。所示。图图 4-29 4-29 例例4-34-3的逻辑框图的逻辑框图 图中图中,8421BCD,8421BCD码加到码加到4 4位二进制并行加法器的输入端位二进制并行加法器的输入端A A4 4 、A A3 3 、A A2 2 和和A A1 1,而输入端而输入端B B4 4 、B B3 3 、B

15、 B2 2 和和B B1 1 加入常加入常数数0011,40011,4位二进制并行加法器的输出端位二进制并行加法器的输出端S S4 4 、S S3 3 、S S2 2和和S S1 1就给出与输入就给出与输入8421BCD 8421BCD 码等效的余码等效的余3 3码。码。该代码转换电路若用传统的方法进行设计该代码转换电路若用传统的方法进行设计,则内部连则内部连线和所用逻辑门电路的数量都较多线和所用逻辑门电路的数量都较多,而用而用4 4位二进制并行位二进制并行加法器来实现则较简单。加法器来实现则较简单。例例4-4 4-4 用用4 4位二进制并行加法器设计一个位二进制并行加法器设计一个4 4位加法

16、位加法/减减法器。设法器。设a a和和b b分别为分别为4 4位二进制数位二进制数,并令并令a=aa=a4 4a a3 3a a2 2a a1 1,B=bB=b4 4b b3 3b b2 2b b1 1,其加减运算通过选择变量其加减运算通过选择变量M M加以控制加以控制,当当M=0M=0时时,执行执行a+b a+b 运算运算;当当M=1M=1时时,通过对通过对b b求反码执行求反码执行a-b a-b 运算运算,并使并使COCO0 0=1=1。解解:根据设计要求根据设计要求,加法运算时加加法运算时加b b的原码的原码,并使进位输并使进位输入入COCO0 0=0;=0;减法运算时减法运算时,取取b

17、 b的反码的反码,并使并使COCO0 0=1,=1,即加即加b b的的补码。上述逻辑功能可用图补码。上述逻辑功能可用图4-304-30表示。表示。图图 4-30 4-30 例例4-44-4的逻辑功能示意图的逻辑功能示意图 若用若用4 4位二进制并行加法器实现上述逻辑功能位二进制并行加法器实现上述逻辑功能,可如可如图图4-314-31所示。由图可以看出所示。由图可以看出,4,4位二进制数位二进制数a a直接加到全加直接加到全加器输入端器输入端,而而4 4位二进制数位二进制数b b需通过异或门再加到全加器输需通过异或门再加到全加器输入端。选择变量作为异或门的一个输入入端。选择变量作为异或门的一个输

18、入,同时也加到并行同时也加到并行加法器的进位输入端。加法器的进位输入端。图图4-31 4-31 例例4-4 4-4 的逻辑框图的逻辑框图二、十进制加法器二、十进制加法器 由于每个十进制数是以二进制代码形式表示的由于每个十进制数是以二进制代码形式表示的,所以所以,十进制加法器必须能接收二进制代码十进制加法器必须能接收二进制代码,并以同样的编码形并以同样的编码形式给出计算结果。式给出计算结果。1 1位二进制加法器只有位二进制加法器只有3 3个输入和个输入和2 2个输出。然而个输出。然而,1,1位位十进制加法器却至少要有十进制加法器却至少要有9 9个输入和个输入和5 5个输出。因为每个个输出。因为每

19、个十进制数字都要用十进制数字都要用4 4位二进制代码组成位二进制代码组成,再加上再加上1 1个进位输个进位输入入,所以共有所以共有9 9个输入。同理个输入。同理,由于十进制加法器的输出也由于十进制加法器的输出也是是4 4 位二进制代码位二进制代码,再加上再加上1 1位进位输出位进位输出,故共有故共有5 5个输出。个输出。对于这样一个九输入、五输出的逻辑电路对于这样一个九输入、五输出的逻辑电路,用经典的方法用经典的方法进行设计是十分繁琐的进行设计是十分繁琐的,而且所得的结果也可能是不规则而且所得的结果也可能是不规则的门电路。但是的门电路。但是,若用二进制加法器为基本部件来设计十若用二进制加法器为

20、基本部件来设计十进制加法器进制加法器,则比较方便。下面举例说明。则比较方便。下面举例说明。例例4-5 4-5 设计一个设计一个8421BCD8421BCD码十进制加法器。码十进制加法器。解解:根据题意根据题意,十进制数用十进制数用8421BCD8421BCD码表示。假如将两码表示。假如将两个十进制数的个十进制数的8421BCD8421BCD码用码用4 4位二进制加法器相加位二进制加法器相加,由于每由于每个输入数都是从个输入数都是从0 09 9范围内的数范围内的数,所以所以,加上进位输入后加上进位输入后,加法器输出的和数是一个从加法器输出的和数是一个从0 01919范围内的数。将这些二范围内的数

21、。将这些二进制数列成表即如表进制数列成表即如表4-104-10所示。所示。表表4-10 4-10 用用8421BCD 8421BCD 码表示十进制数的加法运算规码表示十进制数的加法运算规律律 从表从表4-104-10可以看出可以看出,两个两个8421BCD 8421BCD 码表示的十进制数码表示的十进制数相加相加,并考虑进位输入并考虑进位输入,可以得到二十多种不同的和数。当可以得到二十多种不同的和数。当和数小于等于和数小于等于9 9时时,即二进制和数小于等于即二进制和数小于等于10011001时时,得到的得到的结果是正确的。当和数大于结果是正确的。当和数大于9,9,且小于等于且小于等于1919

22、时时,即二进制即二进制和数大于和数大于1001,1001,且小于等于且小于等于1001110011时时,得到的结果不再是正得到的结果不再是正确的确的,需要加以修正。其修正的方法是需要加以修正。其修正的方法是,只要在所得的二进只要在所得的二进制和数上加上制和数上加上0110(0110(即十进制数即十进制数6),6),就可以得到正确的和数就可以得到正确的和数,并产生进位。并产生进位。进一步分析表进一步分析表4-10,4-10,可以找出修正条件。显然可以找出修正条件。显然,在二在二进制和数具有进位输出进制和数具有进位输出,即即COCO4 4=1=1时时,需加以修正需加以修正;当和当和数出现从数出现从

23、101010101111 1111 六种代码组合时六种代码组合时,也需加以修正。也需加以修正。于是于是,修正条件为：修正条件为：C=SC=S4 4S S3 3+S+S4 4S S2 2+CO+CO4 4 当当C=0C=0时时,意味着和数在意味着和数在0 09 9之间之间,不需要修正不需要修正;当当C=1C=1时时,意味着和数大于意味着和数大于9,9,需要修正。需要修正。图图4-32 4-32 是是1 1位位8421BCD8421BCD码的逻辑图。在图中码的逻辑图。在图中,两个十两个十进制数连同进位输入进制数连同进位输入,首先在下面的首先在下面的4 4位二进制加法器中位二进制加法器中相加。当修正

24、条件相加。当修正条件C C为为0 0时时,所得的二进制和数是正确的所得的二进制和数是正确的,不需要修正不需要修正;当修正条件当修正条件C C为为1 1时时,就通过上面的就通过上面的4 4位二进位二进制加法器在二进制和数上加制加法器在二进制和数上加01100110。该加法器产生的进位。该加法器产生的进位可不考虑可不考虑,因为它提供的信息已在进位输出因为它提供的信息已在进位输出C C中得到。这中得到。这样样,加法器的和数即为修正后的加法器的和数即为修正后的8421BCD8421BCD码的和数。码的和数。图图 4-32 4-32 例例4-5 4-5 的逻辑图的逻辑图三、编码器三、编码器 在数字系统中

25、在数字系统中,常需将有特定意义的信息常需将有特定意义的信息(如数字或如数字或字符字符),),编成相应的若干位二进制代码编成相应的若干位二进制代码,这一过程称为编码这一过程称为编码,实现编码的电路称为编码器实现编码的电路称为编码器(Encoder)(Encoder)。1.1.二进制编码器二进制编码器 (1)(1)二进制编码的基本要求二进制编码的基本要求 以以3 3位二进制编码为例。其编码器的示意图如图位二进制编码为例。其编码器的示意图如图4-33 4-33 所示所示,它有它有8 8个输入端个输入端:I:I0 0I I7 7,可理解为分别与可理解为分别与1 1位八进位八进制数的制数的0 07 7相

26、对应相对应;它有它有3 3个输出端个输出端:Y:Y0 0Y Y2 2 。因此。因此,它也它也称为称为8 8线线-3-3线编码器。线编码器。在正常情况下在正常情况下,在在8 8个输入中总有一个输入为个输入中总有一个输入为1,1,其余其余输入为输入为0 0。例如。例如,当输入当输入I I5 5为为1,1,其余输入均为其余输入均为0 0时时,就是对就是对八进制数八进制数5 5编码编码,输出应为输出应为Y Y2 2Y Y1 1Y Y0 0=101=101。又如。又如,当输入当输入I I7 7 为为1,1,其余输入均为其余输入均为0 0 时时,就是对八进制数就是对八进制数7 7编码编码,输出应输出应为为

27、Y Y2 2Y Y1 1Y Y0 0=111=111。表。表4-114-11所示功能表列出了正常条件下的所示功能表列出了正常条件下的所有八种情况。所有八种情况。图图 4-33 34-33 3位二进制编码器示意图位二进制编码器示意图表表4-11 34-11 3位二进制编码器功能表位二进制编码器功能表 不难从功能表看出不难从功能表看出,3,3 个编码输出的逻辑表达式为个编码输出的逻辑表达式为：Y2 2=I4 4+I5 5+I6 6+I7 7 Y1 1=I2 2+I3 3+I6 6+I7 7 Y0 0=I1 1+I3 3+I5 5+I7 7 (2)8(2)8线线-3-3线优先编码器线优先编码器741

28、4874148 在上面讨论的在上面讨论的8 8线线-3-3线编码器中线编码器中,在某一个时刻在某一个时刻,编编码输入码输入I I0 0I I7 7中只允许有一个为中只允许有一个为1,1,否则将使编码输出否则将使编码输出Y Y0 0Y Y2 2发生混乱。为解决这问题发生混乱。为解决这问题,一般都把编码器设计成一般都把编码器设计成优先编码器优先编码器(Priority Encoder)(Priority Encoder)。在优先编码器中在优先编码器中,允许同时向一个以上输入端输入允许同时向一个以上输入端输入1(1(即有效信号即有效信号)。由于在设计优先编码器时。由于在设计优先编码器时,预先对所有预

29、先对所有编码输入按优先顺序排了队编码输入按优先顺序排了队,因此因此,当几个编码输入同时当几个编码输入同时为为1 1 时时,将只对其中优先级最高的一个输入进行编码将只对其中优先级最高的一个输入进行编码,这这样就不会产生混乱了。样就不会产生混乱了。图图4-344-34给出了给出了8 8线线-3-3线优先编码器线优先编码器74148 74148 的逻辑符的逻辑符号和逻辑图号和逻辑图,其功能表示于表其功能表示于表4-124-12中。中。图图4-34 8 4-34 8 线线-3-3 线优先编码器线优先编码器7414874148(a)(a)国标逻辑符号国标逻辑符号 (b)(b)惯用逻辑符号惯用逻辑符号 (

30、c)(c)逻辑图逻辑图表表4-12 8 4-12 8 线线-3-3 线优先编码器功能表线优先编码器功能表 与二进制编码的基本要求相对照与二进制编码的基本要求相对照,可以看出可以看出74148 74148 有下列特点有下列特点:编码输入编码输入ININ0 0ININ7 7 与编码输出与编码输出Y Y0 0Y Y0 0均为低电均为低电平有效。平有效。编码输入编码输入ININ0 0ININ7 7 中中,IN,IN7 7 优先级最高优先级最高,依次降依次降低低,IN,IN0 0优先级最低。即优先级最低。即:当当ININ7 7=0=0时时,不管其他编码输不管其他编码输入为何值入为何值,都对都对“7”7”

31、编码编码,给出给出Y Y2 2Y Y1 1Y Y0 0=000(=000(因是反码因是反码,故代表故代表7)7)。当。当ININ7 7=1,IN=1,IN6 6=0=0时时,不管其他编码输入为不管其他编码输入为何值何值,都对都对“6”6”编码编码,给出给出Y Y2 2Y Y1 1Y Y0 0=001=001。其余类推。其余类推。为了扩展功能的方便为了扩展功能的方便,74148,74148 还设置了控制输还设置了控制输入端入端(也称选通输入端也称选通输入端)ST)ST、选通输出端、选通输出端Y YS S和扩展输出端和扩展输出端Y YEXEX 。从表。从表4-124-12可以看出可以看出,只有在只

32、有在ST=0ST=0的前提下的前提下,编码编码器才能像上述那样正常编码器才能像上述那样正常编码;而在而在ST=1ST=1时时,编码输出编码输出Y Y2 2 、Y Y1 1 、Y Y0 0 全为全为1(1(高电平高电平)选通输出信号选通输出信号Y YS S 和扩展输出信号和扩展输出信号Y YEXEX则具有如则具有如下规律下规律:当控制输入当控制输入ST=1ST=1时时,不管编码不管编码输入输入ININ0 0 ININ7 7 为何值为何值,恒有恒有Y YS S=Y=YEXEX=1;=1;当控制输入当控制输入ST=0ST=0时时,若无编码输入信号若无编码输入信号(即即ININ0 0ININ7 7均为

33、均为1),1),则有则有Y YS S=0,Y=0,YEXEX=1,=1,若有编码输入信号若有编码输入信号(即即ININ0 0ININ7 7 不全为不全为1),1),则有则有Y YS S=1,Y=1,YEXEX=0=0。根据图根据图4-34(c)4-34(c)所示的逻辑图和表所示的逻辑图和表4-124-12所示的功能所示的功能表表,可以写出各输出的逻辑表达式如下可以写出各输出的逻辑表达式如下:Y Y2 2=ST(IN=ST(IN4 4+IN+IN5 5+IN+IN6 6+IN+IN7 7)Y Y1 1=ST(IN=ST(IN2 2ININ4 4ININ5 5+IN+IN3 3ININ4 4INI

34、N5 5+IN+IN6 6+IN+IN7 7)Y Y0 0=ST(IN=ST(IN1 1ININ2 2ININ4 4 ININ6 6+IN+IN3 3ININ4 4 ININ6 6+IN+IN5 5 IN IN6 6+IN+IN7 7)Y YS S=ST IN=ST IN0 0 IN IN1 1 IN IN2 2 IN IN3 3 IN IN4 4 IN IN5 5 IN IN6 6 IN IN7 7 Y YEXEX=ST(IN0+IN=ST(IN0+IN1 1+IN+IN2 2+IN+IN3 3+IN+IN4 4+IN+IN5 5+IN+IN6 6 +IN +IN7 7)例例4-6 4-6

35、采用采用74148 74148 组成一个组成一个1616线线-4-4线优先编码器。编线优先编码器。编码输入为码输入为A A0 0A A1515,其中其中A A1515优先级最高优先级最高,A,A0 0 优先级最低优先级最低,编码编码输出为输出为Z Z3 3,Z,Z2 2,Z,Z1 1,Z,Z0 0 。解解:由于一片由于一片7414874148只有只有8 8个编码输入端个编码输入端,所以需用两片所以需用两片7414874148。把。把A A1515A A8 88 8个优先级高的编码输入信号接到片个优先级高的编码输入信号接到片1 1上上,而把而把A A7 7A A0 08 8个优先级低的编码输入信

36、号接到片个优先级低的编码输入信号接到片0 0上。按照上。按照优先顺序的要求优先顺序的要求,只有只有A A1515A A8 8均无信号时均无信号时,才允许对才允许对A A7 7A A0 0的输入信号进行编码。因此的输入信号进行编码。因此,只要把片只要把片1 1的的Y YS S送至片送至片0 0的的STST就就行了行了,而片而片1 1的的STST接地。此外接地。此外,当片当片1 1的的A A1515A A8 8有编码信号输有编码信号输入时入时,它的它的Y YEXEX=0,=0,无编码信号输入时无编码信号输入时,它的它的Y YEXEX=1,=1,故正好故正好可以用该可以用该Y YEXEX产生编码输出

37、的第产生编码输出的第4 4位位Z Z3 3,以区分以区分A A1515A A8 8和和A A7 7A A0 0的编码。按照上述想法的编码。按照上述想法,可得如图可得如图4-354-35所示的连接图。所示的连接图。图图 4-35 4-35 用两片用两片74148 74148 组成的组成的1616线线-4-4线编码器线编码器 由图可见由图可见,当当A A1515A A8 8中任一输入端为低电平时中任一输入端为低电平时,例例如如A A1313=0,=0,则片则片1 1的的Y YEXEX=0,=0,因此因此Z Z3 3=1,=1,而其而其Y Y2 2Y Y1 1Y Y0 0=010=010。由于片由于

38、片1 1的的Y YS S=1,=1,所以片所以片0 0被封锁被封锁,它的输出它的输出Y Y2 2Y Y1 1Y Y0 0=111=111。因此因此,Z,Z3 3Z Z2 2Z Z1 1Z Z0 0=1101,=1101,即将即将A A1313=0=0的信号编成了的信号编成了11011101这个这个代码。如果代码。如果A A1515A A8 8中同时有几个输入低电平中同时有几个输入低电平,则输出的则输出的一定是优先级最高的那个信号的编码。一定是优先级最高的那个信号的编码。当片当片1 1没有输入信号没有输入信号,即即A A1515A A8 8全为高电平时全为高电平时,片片1 1的的Y YS S=0

39、,=0,因而片因而片0 0可以编码可以编码,此时片此时片1 1的的Y YEXEX=1,=1,故故Z Z3 3=0=0。片片1 1的的Y Y2 2Y Y1 1Y Y0 0=111=111。假如现在。假如现在A A3 3=0,=0,则片则片0 0的的Y Y2 2Y Y1 1Y Y0 0 =100=100。因此。因此,Z,Z3 3Z Z2 2Z Z1 1Z Z0 0=0011,=0011,即将即将A A3 3=0=0的信号编成的信号编成00110011这这个代码。个代码。由此可见由此可见,图图4-354-35电路能将电路能将A A1515A A0 0 1616个输入信号按个输入信号按优先顺序依次编为

40、优先顺序依次编为111111110000 160000 16个个4 4位二进制码。位二进制码。最后说明一下输出信号最后说明一下输出信号V V的作用。由图的作用。由图4-354-35可见可见,当当1616个输入个输入A A1515A A0 0全为高电平全为高电平(即无编码输入即无编码输入)时时,两片两片74148 74148 的的Y YEXEX均为高电平均为高电平,故故V V输出低电平输出低电平;当当1616个输入中个输入中有低电平有低电平(即有编码输入即有编码输入)时时,两片两片74148 74148 中必有一片的中必有一片的Y YEXEX为低电平为低电平,故故V V输出高电平。因此输出高电平

41、。因此,可根据可根据V V的电平高的电平高低作为有无编码输入的标志。低作为有无编码输入的标志。在图中在图中,编码输出编码输出Z Z3 3Z Z2 2Z Z1 1Z Z0 0=0000=0000可在以下两种情况可在以下两种情况下出现下出现:16 16个输入中仅有个输入中仅有A A0 0=0;=0;16 16个输入个输入A A1515A A0 0全为高电平。究竟是何种呢全为高电平。究竟是何种呢?可根据可根据V V加以判断加以判断:V:V高必为高必为前者前者,V,V低必为后者。低必为后者。2.2.十进制编码器十进制编码器 (1)(1)二二十进制编码十进制编码(BCD(BCD 码码)有一种常用的编码是

42、用二进制代码表示十进制数有一种常用的编码是用二进制代码表示十进制数,这称为二这称为二十进制码或十进制码或BCD(BinaryCodedBCD(BinaryCoded Decimal)Decimal)码码。表示表示1 1位十进制数需要位十进制数需要4 4位二进制数。然而位二进制数。然而,4,4位二进制数位二进制数有有2 24 4=16=16种取值组合种取值组合,用来表示用来表示1 1位十进制数位十进制数,有六种多有六种多余的组合。选择哪十种余的组合。选择哪十种,有许多种可能的选择有许多种可能的选择;在在1 1位十位十进制数与进制数与4 4位二进制数之间如何一一对应位二进制数之间如何一一对应,又有

43、许多可能又有许多可能的选择。的选择。目前已有一些二目前已有一些二十进制编码方法被广泛采用十进制编码方法被广泛采用,其其中有中有84218421码、码、54215421码、码、24212421码码,余余3 3码码,如表如表4-134-13所示。所示。它们可以分为两类。它们可以分为两类。一类是有权码一类是有权码,如如84218421码、码、54215421码、码、24212421码。有权码。有权码的特点是码的特点是:各位二进制代码都有一个确定的权。例如各位二进制代码都有一个确定的权。例如在在84218421码中码中,自高至低各位的权分别是自高至低各位的权分别是8 8、4 4、2 2、1 1。842

44、18421码最易于被人们接受和记住码最易于被人们接受和记住,也称为自然编码。也称为自然编码。另一类是无权码另一类是无权码,如余如余3 3码。在无权码中码。在无权码中,各位二进各位二进制代码并没有一个确定的权。制代码并没有一个确定的权。表表 4-13 4-13 几种几种BCD BCD 码码 采用上述采用上述BCD BCD 码中的任何一种码中的任何一种,表示表示1 1位十进制数要位十进制数要用用4 4位二进制码位二进制码,表示表示n n位十进制数则要用位十进制数则要用4n4n位二进制码。位二进制码。表表4-144-14各给出了一个例子。各给出了一个例子。表表 4-14 34-14 3位十进制数的位

45、十进制数的BCDBCD码举例码举例 例例4-7 4-7 有一串二进制代码有一串二进制代码:100101010111:100101010111。试问。试问:在在以下三种情况下以下三种情况下,它分别对应多大的十进制数它分别对应多大的十进制数?(1)(1)它是二进制数它是二进制数;(2)(2)它是它是8421BCD 8421BCD 码码;(3)(3)它是它是5421BCD 5421BCD 码。码。解解:(1):(1)二进制数二进制数 (100101010111)(100101010111)2 2 =(957)=(957)1616 =(9 =(9162+5162+516+7)16+7)1010 =(2

46、391)=(2391)1010 对应十进制数对应十进制数23912391。(2)8421BCD(2)8421BCD 码码 (100101010111)8421BCD(100101010111)8421BCD =(9 =(910102 2+5+510+7)10+7)1010 =(957)=(957)1010 对应十进制数对应十进制数957957。(3)5421BCD(3)5421BCD 码码 观察观察:1001 0101 0111:1001 0101 0111。其中。其中“0101”“0111”0101”“0111”在在5421BCD 5421BCD 码中没有意义码中没有意义,因此因此:“100

47、101010111”:“100101010111”作为作为5421BCD 5421BCD 码是没有意义的。码是没有意义的。(2)(2)二十进制优先编码器二十进制优先编码器7414774147 74147 74147是是8421BCD8421BCD码优先编码器码优先编码器,或称或称BCDBCD输出的输出的10 10 线线-4-4线优先编码器。其逻辑符号和逻辑图如图线优先编码器。其逻辑符号和逻辑图如图4-364-36所示所示,功能表如表功能表如表4-154-15所示。所示。图图4-36 BCD 4-36 BCD 输出的输出的10 10 线线-4-4 线优先编码器线优先编码器7414774147(a

48、)(a)国标逻辑符号国标逻辑符号 (b)(b)惯用逻辑符号惯用逻辑符号 (c)(c)逻辑图逻辑图表表 4-15 BCD4-15 BCD输出的输出的10 10 线线-4-4 线优先编码器线优先编码器74147 74147 的功能表的功能表 读者不难从功能表中看出以下几点读者不难从功能表中看出以下几点:输入信号输入信号ININ9 9ININ1 1和输出信号和输出信号Y Y3 3Y Y0 0均为低电平有效。均为低电平有效。输出是反码形式的输出是反码形式的8421BCD8421BCD码码,例如例如ININ9 9=0=0时时,Y,Y3 3Y Y2 2Y Y1 1Y Y0 0=0110,=0110,即编码

49、成即编码成0110(0110(这就是反码形式表示的这就是反码形式表示的9)9)。输入信号输入信号ININ9 9的优先级最高的优先级最高,IN,IN8 8次之次之,其余类推。其余类推。然而有一个问题值得注意然而有一个问题值得注意:74147:74147只有只有9 9个输入端而不是个输入端而不是1010个个,即并没有即并没有ININ0 0输入端输入端,可以理解为可以理解为:当输入信号当输入信号ININ9 9ININ1 1全为高电平时全为高电平时,就意味着要对十进制数就意味着要对十进制数0 0编码编码,输出为输出为Y Y3 3Y Y2 2Y Y1 1Y Y0 0 =1111(=1111(见功能表第一

50、行见功能表第一行),),即编码成即编码成11111111。从功能表和逻辑图可以写出输出从功能表和逻辑图可以写出输出Y3Y3Y1Y1的逻辑表达式如下的逻辑表达式如下:Y Y3 3=IN=IN8 8+IN+IN9 9 Y Y2 2=IN=IN7 7ININ8 8ININ9 9+IN+IN6 6ININ8 8ININ9 9 +IN +IN5 5ININ8 8ININ9 9+IN+IN4 4ININ8 8ININ9 9 Y Y1 1=IN=IN7 7ININ8 8ININ9 9+IN+IN6 6ININ8 8ININ9 9+IN+IN3 3ININ4 4ININ5 5ININ8 8ININ9 9 +I