位微处理器课件.ppt

1、四、16位微处理器0.本章知识脉络1.微处理器的发展历程Fair Child仙童1.微处理器的发展历程1.微处理器的发展历程1.微处理器的发展历程 创立者：鲍勃诺依斯和戈登摩尔 时 间：1968年7月18日 1971年11月15日 霍夫 世界上第一个微处理器 40041.微处理器的发展历程 4位微处理器具备45条指令 每秒能执行5万条指令 性能不如ENIAC 集成度却要高很多，微处理器从此诞生。1.微处理器的发展历程 性能是4004的两倍 主频只有200KHZ 只能做基本的整数运算 同类处理器M6800、Z-801.微处理器的发展历程 3微米制造技术 集成度达到29000个晶体管 内部和外部总

2、线都是16位，寻址20位 主频达4.77MHZ 同类处理器M68000、Z80001.微处理器的发展历程 8088并非8086的升级版，甚至性能还不如8086 因为在IBM个人电脑中的使用，产生了PC的概念取得巨大的商业成功，因而名垂史册。同时，Intel提出了协处理器的概念8088可以搭配8087使用 8087协处理器主要负责浮点方面的运算，直到486的推出，才将浮点和整数运算单元合并在一起。1.微处理器的发展历程 16位数据总线，24位地址总线 1.5um技术制造 主频12MHz以上 它的效率是8088的4倍以上 与8086二进制兼容 建立了CISC（复杂指令集）结构1.微处理器的发展历程

3、 32位数据总线、32位地址总线（可寻址4GB）其中386SX是准32位CPU，即内部数据通道为32位，外部数据通道为16位，为了兼容采用286的系统设备 40MHz主频2.8086/8088 CPU 的结构8088/8086 CPU寄存器组寄存器组算术逻辑单元算术逻辑单元ALU 标志寄存器标志寄存器FR暂存器暂存器执行单元执行单元EU（Execution Unit)总线接口单元总线接口单元BIU（Bus Interface Unit)完成取指令和完成取指令和存取数据操作存取数据操作负责分析指令负责分析指令和执行指令和执行指令内部控制逻辑内部控制逻辑段寄存器段寄存器（CS、SS、DS、ES）地

4、址加法器地址加法器指令队列指令队列输入输入/输出控制电路输出控制电路指令指针寄存器指令指针寄存器IPIP内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外部总线外部总线执行部分执行部分控制电路控制电路1 2 3 4 5 6ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令队列缓冲器指令队列缓冲器执行部件执行部件（EU)总线接口部件总线接口部件（BIU)16位位20位位16位位8位位4.2.1 执行部件（Execution Unit）AXBXCXDX累加器累加器基地址寄存

5、器基地址寄存器计数器计数器数据寄存器数据寄存器通用寄存器通用寄存器SPBPSIDI堆栈指针寄存器堆栈指针寄存器基地址寄存器基地址寄存器源变址寄存器源变址寄存器目的变址寄存器目的变址寄存器专用寄存器专用寄存器15 0状态标志寄存器状态标志寄存器FR15 0算术逻辑单元算术逻辑单元 ALUAH ALBH BLCH CLDH DL8 7EU 控制器控制器EU4.2.1 执行部件（Execution Unit）OF DFIFTFSFZFAFPFCF15 11 10 9 8 7 6 5 4 3 2 1 0进位标志进位标志奇偶标志奇偶标志半进位标志半进位标志零标志零标志符号标志符号标志中断标志中断标志单步

6、标志单步标志溢出标志溢出标志方向标志方向标志控制标志控制标志状态标志状态标志FR 寄存器各位的含义寄存器各位的含义未使用未使用4.2.2 总线接口部件（Bus Interface Unit）CSDSSSES代码段寄存器代码段寄存器数据段寄存器数据段寄存器堆栈段寄存器堆栈段寄存器附加段寄存器附加段寄存器段寄存器段寄存器IP指令指针寄存器指令指针寄存器20位的地址加法器位的地址加法器BIU总线控制逻辑总线控制逻辑1 2 3 4 5 66个字节的指令队列个字节的指令队列80884个字节个字节4.2.2 总线接口部件（Bus Interface Unit）当当8086指令队列中有指令队列中有2个（个（

7、8088有有1个）空字节时，个）空字节时，BIU自动把指令取到队列中自动把指令取到队列中 EU从指令队列取指，执行。执行过程中如果要访问存储器从指令队列取指，执行。执行过程中如果要访问存储器或或I/O,若此时若此时BIU正在取指，则取指完成后，响应正在取指，则取指完成后，响应EU的总的总线请求。线请求。当指令队列已满，当指令队列已满，EU又没有总线访问，又没有总线访问，BIU进入空闲状态进入空闲状态 执行转移、调用和返回指令时，指令队列中的原有内容自动执行转移、调用和返回指令时，指令队列中的原有内容自动消除，消除，BIU开始往指令队列中装入目标程序段中的指令。开始往指令队列中装入目标程序段中的

8、指令。4.2.3 存储器结构 CPU 所能访问的最大地址空间 由CPU对外的地址线条数决定 寻址空间=2地址线条数4.2.3 存储器结构 CPU 所能访问的最大地址空间 由CPU对外的地址线条数决定 寻址空间=2地址线条数4.2.3 存储器结构 为什么要分段？8086外部地址线为20条 故对外寻址能力为220=1MB 8086内部地址线为16条 故内部寻址能力为 216=64KB 分段的目的，正式为了解决用16位内部地址，访问1MB内存空间的问题4.2.3 存储器结构 假如你的手机电话本仅能存储8位的电话号码你如何存储朋友们的手机号？4.2.3 存储器结构 将1MB内存空间分为若干个逻辑段 每

9、个逻辑段的容量64KB 各个段起始地址低4位必须全部为0（段首址可被16整除）各个段可以部分重叠、完全重叠、连续排列、断续排列4.2.3 存储器结构 逻辑地址：程序员使用的地址、CPU内部总线上的地址（16位）物理地址：CPU访问内存或I/O设备所使用的地址（20位）4.2.3 存储器结构15 0段 基 址3 2 1 015 0偏 移 地 址0 0 0 0地址加法器19 物 理 地 址 0物理地址物理地址=段基址段基址16+偏移地址偏移地址4.2.3 存储器结构 若当前IP=2200H CS=1000H，则存放下一条待取指令的内存地址是？10000 H 2200 H =12200 H P77

10、图4-44.2.4 8086的总线工作周期 执行一条指令所需要的时间 取指令分析指令执行指令 CPU存取一次存储器或I/O端口所需要的时间 总线周期由4个以上的时钟周期构成每个时钟周期又称作一个T状态4.2.4 8086的总线工作周期 一般情况下一个指令周期包含若干个总线周期 如：取指阶段，至少需要一个总线周期 取数阶段，至少需要一个总线周期 存数阶段，至少学要一个总线周期 在8086中，一般以时钟周期作为基本时间单位 时钟周期=1/主频4.2.4 8086的总线工作周期指令周期总线周期总线周期4.3 8086/8088 CPU的引脚信号和工作模式 电源+地=2条 20条地址线 16条数据线

11、时钟信号、复位信号等控制信号 至少40+n 条 引脚4.3 8086/8088 CPU的引脚信号和工作模式123456789101112131415161718192040393837363534333231302928272625242322218086CPU地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地VCC(5V)AD15A/S2A/S4A/S5A/S6BHE/S2MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(SD)ALE(QSD)INTA

12、(QS4)TESTREADYRESET芯片的引脚过多，会导致制造技术的困难，所以通常采用“引脚复用”技术来实现“一脚多用”从而减少芯片引脚数量4.3 8086/8088 CPU的引脚信号和工作模式 为了工业生产的标准化，集成电路的外形及引脚分布有一定的规范，称为封装形式 常见的封装形式有：双列直插 DIP、QFP、SO等 4.3 8086/8088 CPU的引脚信号和工作模式 分时复用：不同时刻用作不同功能 模式复用：不同工作模式下用作不同功能123456789101112131415161718192040393837363534333231302928272625242322218086C

13、PU地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地VCC(5V)AD15A/S2A/S4A/S5A/S6BHE/S2MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(SD)ALE(QSD)INTA(QS4)TESTREADYRESET4.3.1 8086/8088的引脚信号和功能 AD15AD0（8088中只有AD7 AD0）地址/数据复用总线，双向，三态总线周期的T1状态输出地址T2、T3状态输出数据 A19/S6A16/S3，地址/状态线复用，输

14、出，三态总线周期的T1状态输出地址其余状态输出状态信息4.3.1 8086/8088的引脚信号和功能 BHE/S7（8086）高8位数据线允许/状态信息复用引脚，输出00005H00004H00003H00002H00001H00000H一个字一个字BHE A0 0 0 字操作字操作 0 1 奇地址高位字节奇地址高位字节 1 0 偶地址低位字节偶地址低位字节奇地址奇地址存储器存储器偶地址偶地址存储器存储器A0A19A1D7D0D15D8512K*8512K*8D7D0D15D8BHESELSEL4.3.1 8086/8088的引脚信号和功能 NMI，非屏蔽中断，输入 INTR，可屏蔽中断请求信

15、号，输入 RD，读信号，输出，三态，低电平有效 CLK，时钟信号，输入 RESET，复位信号，输入4.3.1 8086/8088的引脚信号和功能 READY，准备好信号，输入 TEST，测试信号，输入，低电平有效 MN/MX，最小/最大模式控制引脚，输入 此引脚接电源（高电平）时8086工作于最小模式 此引脚接地（低电平）时8086工作于最大模式 GND地和VCC电源引脚4.3.2 最小工作模式 系统中只有8086或8088一个微处理器 所有总线控制信号直接来自8086或8088 相对地 最大工作模式是指系统中包含多个微处理器的情况 一般由8086或8088作为主处理器，8087作为数值运算协

16、处理器，8089作为输入输出协处理器4.3.2 最小工作模式8086（8088）8284A地址锁存器数据收发器地址总线数据总线控制总线为何要使用地址锁存和数据收发？1、地址和数据引脚是分时复用的，这就需要对不同时刻发送的数据（地址或数据）进行区分和保存2、CPU的运行速度相对于内存和外设是很高的，这就需要有个暂存部件，将CPU发出的“转瞬即逝”的数据保存下来。3、当系统外部电路较多或信号传输线路较长时，需要增加输出信号的强度（电流）。4.3.2 最小工作模式 AD0AD15、A16、A17、A18、A19 BHE ALE(Address Latch Enable)：地址所存允许（输出）向地址锁

17、存器发出的所存信号，收到该信号后，地址锁存器将当前地址线上发过来的信号锁存起来4.3.2 最小工作模式 AD0AD15 DEN(Data Enable)：数据允许信号（输出）CPU发送至数据总线收发器的控制信号表示CPU准备发送或接受一个数据数据总线收发器将其作为“使能”信号 DT/R(Data Transmit/Receive)：数据收发控制（输出）指示数据总线收发器的数据传送方向1：发送 0：接收4.3.2 最小工作模式 INTR INTA(Interrupt Acknowledge)：中断响应信号（输出）HOLD(Hold Request)：总线保持请求信号（输入）HLDA(Hold A

18、cknowledge)：总线保持响应信号（输出）WR（Write）：写信号（输出）M/IO(Memory/IO)：存储器/输入输出设备选择信号 （输出）4.3.2 最小工作模式 8086数据线有16条（AD0AD15）8088数据线仅 8条（AD0AD7）8086第34脚 为BHE8088第34脚 为SS0（最小模式）HIGH（最大模式）8086第28脚 为 M/IO8088第28脚 为 M/IO4.3.2 最小工作模式M/IO DT/R SS0 操作操作发中断发中断响应信号响应信号读读I/O端口端口写写I/O端口端口暂停暂停取指令取指令读内存读内存写内存写内存无源状态无源状态1 0 01 0

19、 11 1 01 1 10 0 00 0 10 1 00 1 14.3.2 最小工作模式也可使用3片74LS373也可使用2片74LS2454.3.2 最小工作模式8282AD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15A16A17A18A19BHE 数据数据DI0 DO0DI1 DO1DI2 DO2DI3 DO3DI4 DO4DI5 DO5DI6 DO6DI7 DO7DI0 DO0DI1 DO1DI7 DO7ALESTBSTBSTB808682828282OEOE4.3.2 最小工作模式8286T8088数据总线数据总线AD0AD1AD2AD3AD4AD5AD6AD7A0

20、A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7接地址锁存器接地址锁存器OEOETDENDT/R0 1 14.3.2 最小工作模式8284AEFIF/CRDYRESREADYRESETCLKX1 X28086/8088CLKRESETREADY控制总线4.3.3 最大工作模式 处理器数目由1个变为多个（增加8087、8089等）因此，控制信号更加复杂 需要解决主处理器与协处理器之间的协同工作以及对总线共享的控制问题4.3.3 最大工作模式S2,S1,S04.3.3 最大工作模式4.3.3 最大工作模式4.3.3 最大工作模式状态状态译码器译码器控制控制电路电路命令信号命令信号发生器

21、发生器控制信号控制信号发生器发生器MRDCMWTCAMWTCIORCAIOWCINTAIOWCDT/RDENMCE/PDENALES2S1S0CLKAENCENIOB状态状态信号信号控制输入总线总线命令命令信号信号总线总线控制控制信号信号相当于相当于RD和和M/IO的组合的组合相当于相当于WR和和M/IO的组合的组合4.3.3 最大工作模式 总线控制器8288完成CPU状态到总线状态的译码根据当前CPU的工作需要向总线发出各种控制信号（好比交通信号灯）总线仲裁控制器8289则是在多处理机的情况下决定各个处理机对总线的使用权，实现多处理机合理地共享外部总线（好比交通调度中心）4.4 8086/8

22、088的主要操作功能 最小模式下的总线读操作 最小模式下的总线写操作4.4.1 系统的复位和启动操作 从 RESET 引脚输入 复位信号：至少4个时钟周期的高电平（开机）启动信号：大于50us的高电平4.4.1 系统的复位和启动操作CLK无作用状态无作用状态浮空浮空三态门三态门输出信号输出信号RESET输入输入内部内部RESET4.4.1 系统的复位和启动操作 CPU停止执行指令 输出线处于高阻态（三态线）或无效状态（非三态线）指令队列清空 CS寄存器置为FFFFH，其余寄存器全部清零4.4.1 系统的复位和启动操作 RESET 信号恢复为低电平（RESET信号保持高电平期间CPU保持停机状态

23、）触发复位逻辑电路，7个时钟周期后 从FFFF0H 处开始执行程序该地址指向的存储单元位于BIOS中，实际上就是启动BIOS中的上电自检（POST）程序，然后BIOS将引导磁盘0扇区的代码调入内存，开始启动OS4.4.2 最小模式下的总线读写操作T1 T2 T3 T4CLKALEM/IOA19A16S6S3BHERDDT/RDENAD15AD0高高=M地址地址地址地址低低=IO输出输出输出输出S6S3数据数据 输入输入T1 状态状态1.M/IO信号有效并持续整个总线周期2.A0-A19输出地址3.BHE信号有效4.ALE下降沿到来，锁存地址及BHE信号T2 状态状态1.地址信号消失2.A19/

24、S6-A16/S3输出状态信息3.A0-A19高阻4.RD信号有效5.数据收发器控制信号有效T3 状态状态1.D0-D15数据有效2.2.T3前沿检测READY信号，决定是否插入Tw周期T4 状态状态1.在与前面一个状态交界的下降沿处采样数据信号想一想想一想8088有何不同？4.4.2 最小模式下的总线读写操作数据数据TwCLKALEM/IOA19A16S6S3RDDT/RDENAD15AD0BHET1高高=M地址地址地址地址READY低低=IO输出输出输出输出T2S6S3T3输入输入T44.4.2 最小模式下的总线读写操作T1 T2 T3 T4CLKALEM/IOA19A16S6S3BHEW

25、RDT/RDENAD15AD0数据数据状态输出状态输出高高=M地址地址地址地址输出输出*输出输出低低=IO输出输出想一想想一想写操作和读操作有哪些异同？4.4.3 中断操作 什么是中断？CPU处理随机（突发）事件的方法和过程 随机（突发）事件：电源故障 用户要求访问外部设备 除数为0、运算结果溢出 4.4.3 中断操作 一个实际生活中的例子 某人看书 执行主程序 正常程序 电话铃响 产生中断信号INTR 中断请求 暂停看书 暂停执行主程序 中断响应 书中作记号 当前CS/IP入栈 保护断点 接听电话 执行中断服务程序 中断服务 继续看书 返回主程序 中断返回4.4.3 中断操作日常事务程序日常

26、事务程序中断服务程序中断服务程序4.4.3 中断操作 中断的特点与用途 即保证CPU的高工作效率，又能及时处理突发事件 用途：分时系统 实时系统 故障处理 输入输出系统程序控制（查询）方式中断方式DMA（直接内存存取）方式通道方式4.4.3 中断操作 中断的概念 所谓中断，是一个过程，即CPU在正常执行程序的过程中，遇到外部或内部（硬件或软件产生）的紧急事件需要处理，暂时中断当前程序的执行，而转去为事件服务，待服务完毕，再返回到暂停处(断点)继续执行原来的程序 产生需处理的事件的程序或设备称为中断源中断源 为事件服务的程序称为中断服务程序中断服务程序或中断处理程序中断处理程序 中断源向CPU发

27、出请求信号称为中断请求中断请求（NMI、INTR）CPU接受中断源的请求称为中断响应中断响应（INTA）4.4.3 中断操作 硬件中断（外部中断）（中断源为外部硬件电路）非屏蔽中断（通过NMI引脚发送中断请求信号）该类中断整个系统中只有一个 只要有请求，CPU会无条件响应 通常用于严重事故（如电源异常）的处理 可屏蔽中断（通过INTR引脚发送中断请求信号）该类中断可以有多个 CPU是否响应该类中断，取决与中断允许标志IF的状态 通常用于一般外部设备的常规操作（如输入输出等）4.4.3 中断操作 软件中断（内部中断）（中断源来自CPU内部）可以由特定的指令（INT n）产生 也可由标志寄存器中的

28、标志状态变化（如溢出标志由0变为1）产生 与硬件电路无关4.4.3 中断操作INT n INT n 指令指令中断逻辑中断逻辑INT3INT3指令指令INT1INT1指令指令单步单步中断中断除数为除数为0 0中断中断非屏蔽中断请求非屏蔽中断请求中中断断控控制制系系统统（8259A）可可屏屏蔽蔽中中断断请请求求软软中中断断硬硬中中断断NMINMIINTRINTR256256种中断种中断4.4.3 中断操作 8086的内存中0000:0000H 至 0000:03FFH 共1024个内存单元的区域为 中断向量表 每个中断向量占4个内存单元CS：高字节CS：低字节IP：高字节IP：低字节0000：00

29、03H0000：0002H0000：0001H0000：0000H4.4.3 中断操作 例：类型号为17H的中断处理子程序存放在2345:7890H开始的内存区域中17H号中断的中断向量存放地址是什么？该中断向量中四个内存单元的内容分别是什么？中断向量起始地址=中断号4CS：高字节CS：低字节IP：高字节IP：低字节0000：0003H0000：0002H0000：0001H0000：0000HCS：高字节：23HCS：低字节：45HIP：高字节：78HIP：低字节：90H0000：005FH0000：005EH0000：005DH0000：005CH4.4.3 中断操作 总容量：256个中断

30、向量 类型0类型4：专用中断（0000H0013H）0：除数为0中断 1：单步中断 2：非屏蔽中断 3：断点中断 4：溢出中断4.4.3 中断操作 类型5类型31：保留中断（0014H007EH）保留给系统使用，用户一般不应使用 其余244个：供用户自定义使用4.4.3 中断操作 有中断请求（INTR引脚为高电平）中断允许标志IF=1 当前指令已执行完毕4.4.3 中断操作结束当前指令内部中断？非屏蔽中断？非屏蔽中断？执行下一指令IF=1？取中断类型码中断过程是是是是否否否否4.4.3 中断操作中断过程标志入栈TEMP=TFIF、TF清0CS、IP入栈转入中断服务程序有NMI？TEMP=1？执

31、行中断服务程序弹出CS、IP弹出标志返回断点是是否否4.4.3 中断操作IF=0保存断点、现场转入中断服务程序IF=1执行中断服务程序IF=0恢复断点、现场IF=1执行原有程序4.4.3 中断操作主程序主程序中断中断1中断中断24.4.3 中断操作 每个指令的最后一个T采样INTR 若INTR为高并且IF=1 开始执行两个中断响应周期 第一个周期发出INTA负脉冲，通知中断源：CPU准备响应中断，请其准备好中断类型码 2-3个空闲状态后，开始第二个周期再次发出INTA负脉冲，此时中断源将发出一个8位的中断码4.4.3 中断操作T1 T2 T3 T4 T1 T1 T1 T1 T2 T3 T4三个

32、空闲状态三个空闲状态LCKALEAD7AD0INTA中断类型中断类型INTA4.4.3 中断操作 中断码左移2位（4）得到中断向量起始地址 执行一个总线写周期，标志寄存器入栈 修改标志寄存器，将TF和IF清0 执行一个总线写周期，将CS内容入栈 执行一个总线写周期，将IP内容入栈 执行一个总线读周期，读取中断向量低两字节的IP 执行一个总线读周期，读取中断向量高两字节的CS 如果是软件中断或非屏蔽中断，则直接从第二步开始4.4.3 中断操作 8086具有一条中断指令 “INT 中断码”该指令的功能是触发中断向量=中断码4的中断 特点：“三不”不需要执行中断响应总线周期 不从数据总线读取中断类型码 不受中断允许标志IF的影响 软件中断的优先级一般较非屏蔽和可屏蔽中断低4.4.4 最小模式下的总线保持 当其他部件需要使用总线时，需要向CPU申请 通过HOLD引脚向CPU发出申请信号 CPU在每个时钟上升沿检测HOLD引脚信号 若为高电平且CPU此时没有使用总线 则在T4或T1空闲状态后的下一个时钟周期发出HLDA信号，让出总线使用权 知道HOLD引脚恢复低电平，则收回总线4.4.4 最小模式下的总线保持CLKHOLDHLDA所所有有三三态态总总线线T4或或T1