第四章-基本数字集成电路课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《第四章-基本数字集成电路课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第四 基本 数字集成电路 课件
- 资源描述:
-
1、第四章第四章 基本数字集成电路基本数字集成电路电子信息工程学院董素鸽主要内容主要内容l4.1 CMOS反相器反相器l4.2 典型组合逻辑电路典型组合逻辑电路l4.3 典型典型CMOS时序逻辑电路时序逻辑电路l4.4 扇入扇出扇入扇出l4.5 互联线电容与延迟互联线电容与延迟l4.6 存储器存储器数字电路基本常识数字电路基本常识l电路中只存在逻辑高电平逻辑高电平与逻辑低电平逻辑低电平l逻辑高电平:逻辑逻辑高电平:逻辑1l逻辑低电平:逻辑逻辑低电平:逻辑0l通常认为:低电平近似等于电压0vl 高电平近似等于电压VDD4.1 CMOS反相器反相器l什么是反相器?l输入为高电平输入为高电平1时,其输出
2、为低电平时,其输出为低电平0l输入为低电平输入为低电平0时,其输出为高电平时,其输出为高电平1lCMOS反相器:l由由NMOS和和PMOS两个两个MOS管连接构成的反管连接构成的反相器电路。相器电路。本小节主要内容本小节主要内容lCMOS反相器的结构反相器的结构lCMOS反相器的工作原理反相器的工作原理lCMOS反相器的静态特性反相器的静态特性lCMOS反相器的动态特性反相器的动态特性lCMOS反相器的功耗反相器的功耗CMOS反相器的结构反相器的结构l图4.1lNMOS栅极接高电压时导通,栅极接高电压时导通,PMOS栅极接低电压时导通栅极接低电压时导通l当当Vin为低电平,为低电平,NMOS截
3、截止,止,PMOS导通,导通,VDD与与Vout之间形成通路,之间形成通路,Vout为为高电平高电平l当当Vin为高电平,为高电平,PMOS截截止,止,NMOS导通,导通,VDD与地与地之间形成通路,之间形成通路,Vout为低电为低电平平CMOS反相器的等效模型反相器的等效模型l其最重要的参数其最重要的参数即即响应时间响应时间,通,通过等效模型可近过等效模型可近似得出,其响应似得出,其响应时间与时间与CL的时间的时间常数有关常数有关lt(低到高低到高)=RpCLlt(高到低高到低)=RnCL 图图4.2 (a)中,当输入为低电平时,)中,当输入为低电平时,NMOS管管 截止,截止,VDD通过导
4、通的通过导通的PMOS管向管向CL充充 电,使输出端的电平成为电,使输出端的电平成为VDD(b)中,当输入端为高电平时,)中,当输入端为高电平时,PMOS管管 截止,截止,CL通过导通的通过导通的NMOS管向地端放管向地端放 电,最终使输出端的电平变为电,最终使输出端的电平变为04.1.2CMOS反相器的静态特性反相器的静态特性l静态特性包含其开关阈值和噪声容限l电压传输特性(VTC)l图4.4l反转点:反转点:Vout=Vin,此时的,此时的Vout被称为开关阈值被称为开关阈值l开关阈值?开关阈值?l噪声容限?噪声容限?开关阈值开关阈值lVs为Vin=Vout点的输出电压lVs的公式表示为:
5、()()221DSpDSnTNDDTPSVVVr VVVrpDSppnDSnnk VWrk VW其中其中得出什么结论?得出什么结论?改变改变PMOS宽度宽度Wp与与NMOS宽度宽度Wn之比,可以使之比,可以使Vs的值改变,的值改变,致使致使VTC的过渡区平移的过渡区平移开关阈值开关阈值l在某些设计中可以利用开关阈值与沟道宽度的关系来调节Vsl图4.5lVin的零值受噪声影响干扰严重l提高反相器的开关阈值可以得到一个确定的响应噪声容限噪声容限l为什么要设置噪声容限?l图图4.4 VTCl输入输出需要在一定的范围内才能保证正确的输出输入输出需要在一定的范围内才能保证正确的输出l考虑级联的多级反相器
6、l图图4.6l为了避免电路的输出产生异常,必须设置噪声的范围为了避免电路的输出产生异常,必须设置噪声的范围噪声容限噪声容限l将将VCT图中增益为图中增益为1的点确定为转折点的点确定为转折点l第一个点:第一个点:Vin=VIL Vout=VOUHl第二个点:第二个点:Vin=VIH Vout=VOULl当当VOLVinVIL 认为输出是有效的高电平认为输出是有效的高电平l当当VIHVinVOH 认为输出是有效的低电平认为输出是有效的低电平l由此得出噪声容限:由此得出噪声容限:lNMH=VOH-VIH NML=VIL-VOL4.1.3 CMOS反相器的动态特性反相器的动态特性l主要考虑其传输时间l
7、传输时间与器件电容大小有关lCMOS反相器中有哪些电容?l主要考虑负载电容CLlCL主要由三个部分的电容组成lCL=Cself+Cwire+CfanoutlCself为自身负载电容,为自身负载电容,Cwire为连线电容,为连线电容,Cfanout为扇出电容为扇出电容1.门扇出电容门扇出电容l由后级门的输入引起的本级门的扇出电容CGl取决于该门驱动的扇出的个数 图4.7l输入电容主要考虑栅极与沟道间的电容输入电容主要考虑栅极与沟道间的电容CGn与与CGp,栅极欲掺杂区重叠部分的电容栅极欲掺杂区重叠部分的电容COLl图图4.82222(2)()GGnOLGpOLOXnolnOXpolpOXolnp
8、CCCCCCLWC WCLWC WCLCWW门扇出电容门扇出电容l若将公式中的 定义为栅极电容Cg,在0.13um工艺下:2222(2)()GGnOLGpOLOXnolnOXpolpOXolnpCCCCCCLWC WCLWC WCLCWW2OXOLCLC21.6/2*0.25/2/gOXolCCLCfFmfFmfFm在过去在过去20年里,年里,Cg一直保持为此常数值一直保持为此常数值门扇出电容门扇出电容l将将Cg的值代入的值代入CG的公式中:的公式中:l扇出电容为每个扇出电容为每个CG的总和的总和()2/()GgnpnpCC WWfFm WW*fanoutGGgCCn Cn C W1122(.
9、)fanoutgnpnpCC WWWW门扇出电容与后级门的栅电容有关,也与后级门的沟道宽度有关门扇出电容与后级门的栅电容有关,也与后级门的沟道宽度有关2.自身电容自身电容l自身电容是指连接到输出端的所有电容之和自身电容是指连接到输出端的所有电容之和l包含在自身电容中的有包含在自身电容中的有4个重要电容:个重要电容:lCgs,Cgd,Cdb,Csbl因此自身电容包含结电容与栅到漏的交叠电容因此自身电容包含结电容与栅到漏的交叠电容其值无论在截止时还是饱和时都为其值无论在截止时还是饱和时都为022()selfdbpOLOLeffnpCCCCCWWCeff为单位宽度有效电容,在为单位宽度有效电容,在0
10、.13um工艺下,其值约为工艺下,其值约为1fF/um3.互联线电容互联线电容l当连线超过几微米时,需考虑连线电容l连线电容与线长有关int0.2/*wirewwCC LfFm L4.延迟时间延迟时间l延迟时间tPHL,tPLHl假设负载电容假设负载电容CL充放电的平均电流充放电的平均电流Iavg,LH、Iavg,HLl可得可得tPHL,tPLH的计算公式为:的计算公式为:50%,()LOHPLHavg HLC VVtI50%,()LOLPHLavg LHC VVtI4.1.4 CMOS反相器的功耗反相器的功耗l功耗越来越重要l功耗由哪些因素产生?l功耗与电流有关功耗与电流有关 直流电流(直流
展开阅读全文