微机原理及接口技术培训课件.pptx

1、一一 计算机体系结构计算机体系结构 Computer Architecture1.冯冯诺依曼体系结构诺依曼体系结构 以存储器为中心（五大部分）、二进制、存储程序原理以存储器为中心（五大部分）、二进制、存储程序原理2.对冯对冯诺依曼体系结构的改进诺依曼体系结构的改进 CPU指令集指令集、存储器子系统存储器子系统、输入输入/输出子系统输出子系统二二计算机组织结构计算机组织结构 Computer organization 总线与接口、总线与接口、CPU组织、存储器组织、输入组织、存储器组织、输入/输出组织输出组织三三计算机互连结构计算机互连结构 interconnection 1.总线：要素、组织、

2、仲裁、带宽、时序总线：要素、组织、仲裁、带宽、时序 2.串行总线串行总线四四计算机工作原理计算机工作原理一一硬件组成硬件组成五大部分五大部分:运算器、控制器、存储器、输入设备、输出设备运算器、控制器、存储器、输入设备、输出设备核心和关键：核心和关键：存储器存储器二二信息表示：二进制信息表示：二进制 计算机内部的控制信息和数据信息均采用二进制表示，计算机内部的控制信息和数据信息均采用二进制表示，并存放在同一个存储器中。并存放在同一个存储器中。三三工作原理：存储程序工作原理：存储程序/指令指令(控制控制)驱动驱动 编制好的程序编制好的程序(包括指令和数据包括指令和数据)预先经由输入设备输入并预先经

3、由输入设备输入并保存在存储器保存在存储器中；中；计算机开始工作后，在不需要人工干预的情况下由控制计算机开始工作后，在不需要人工干预的情况下由控制器自动、高速地依次器自动、高速地依次从存储器中取出指令从存储器中取出指令并加以执行。并加以执行。一一改进改进1.CPU指令集指令集 指令功能、指令格式、寻址方式指令功能、指令格式、寻址方式 2.存储器子系统存储器子系统 分层结构分层结构 3.输入输入/输出子系统输出子系统 总线总线/接口接口+多种多种I/O方式方式二二改变改变1.改变串行执行模式，发展并行技术；改变串行执行模式，发展并行技术；2.改变控制驱动方式，发展数据驱动、需求驱动、改变控制驱动方

4、式，发展数据驱动、需求驱动、模式驱动等其它驱动方式；模式驱动等其它驱动方式；重点重点 指令系统指令系统是某一类是某一类CPU所能识别和执行的全部指所能识别和执行的全部指令的集合。令的集合。每种每种CPU都有它自己支持的指令集合都有它自己支持的指令集合（ARM、单片机、单片机、DSP等都有自己的指令集合）等都有自己的指令集合）指令（指令（Instruction）是是CPU执行某种操作的命令。执行某种操作的命令。例：例：MOV R0，#2操作码助记符：操作码助记符：与动作一一对与动作一一对应应目目/源操作数：源操作数：一一操作码：操作码：由由CPU设计人员定义，具有固定的写法和意义。设计人员定义，

5、具有固定的写法和意义。二二操作数：操作数：可由编程人员采用不同方式给出。可由编程人员采用不同方式给出。;注释注释 ADD R0,R1,R2 ；R0 R1+R2 指令集结构指令集结构(ISA，Instruction Set Architecture)：是体系结构的主要内容之一，其功能设计实际上就是确定软硬件的功能分配。是体系结构的主要内容之一，其功能设计实际上就是确定软硬件的功能分配。一一考虑因素考虑因素 速度、成本和灵活性速度、成本和灵活性二二实现方式实现方式 硬件、软件硬件、软件 三三优化策略优化策略 RISC、CISC四四实现内容实现内容 数据类型、指令功能、指令格式、寻址方式数据类型、指

6、令功能、指令格式、寻址方式五五实现步骤实现步骤1.根据应用初拟出指令的分类和具体的指令；根据应用初拟出指令的分类和具体的指令；2.编写出针对该指令系统的各种高级语言编译程序；编写出针对该指令系统的各种高级语言编译程序；3.对多种算法程序进行模拟测试，确认指令系统的操作码对多种算法程序进行模拟测试，确认指令系统的操作码和寻址方式的效能是否都比较高；和寻址方式的效能是否都比较高；4.用硬件实现高频使用的指令，软件实现低频使用指令用硬件实现高频使用的指令，软件实现低频使用指令。计算机系统中存储器采用分级体系结构计算机系统中存储器采用分级体系结构的根本目的是为了协调的根本目的是为了协调速度、容量、成本

7、速度、容量、成本三三者之间的矛盾。者之间的矛盾。简单的二级结构：简单的二级结构：内内 存存 外外 存存 一般为半导体存储器，一般为半导体存储器，也称为短期存储器；也称为短期存储器；解决读写解决读写速度速度问题；问题；包括磁盘（中期存储器）、包括磁盘（中期存储器）、磁带、光盘（长期存储）等；磁带、光盘（长期存储）等；解决存储解决存储容量容量问题；问题；完整的四级结构：完整的四级结构：寄存器 Cache 主存 辅存CPU内部高速内部高速电子线路电子线路(如如触发器触发器)一级：在一级：在CPU内部内部二级：在二级：在CPU外部外部 一般为静态随机一般为静态随机存储器存储器SRAM。一般用动态随机存

8、储器一般用动态随机存储器DRAM存放临时数据，存放临时数据，而用闪速存储器而用闪速存储器FLASH存放固化的程序和数存放固化的程序和数据（即固件据（即固件fireware）磁盘、磁带、磁盘、磁带、光盘等光盘等其中：其中：cache-主存结构主存结构解决解决高速度与低成本高速度与低成本的矛盾；的矛盾；主存主存-辅存结构辅存结构利用虚拟存储器解决利用虚拟存储器解决大容量与低成本大容量与低成本的矛盾；的矛盾；C P U C ache 主 存 外 存 接 口 总 线 外 存 1.寄存器组寄存器组特点：特点：读写速度快但数量较少；其数量、长度以及使用方读写速度快但数量较少；其数量、长度以及使用方 法会影

9、响指令集的设计。法会影响指令集的设计。组成：组成：一组彼此独立的一组彼此独立的Reg，或小规模半导体存储器。，或小规模半导体存储器。RISC：设置较多设置较多Reg，并依靠编译器来使其使用最优化。，并依靠编译器来使其使用最优化。2.Cache高速小容量高速小容量(几十千到几兆字节几十千到几兆字节)；借助硬件管理借助硬件管理对程序员透明；对程序员透明；命中率与失效率；命中率与失效率；3.主（内）存主（内）存编址方式：编址方式：字节编址字节编址信息存放方式：信息存放方式：大大/小端（小端（big/small endianness）系统）系统4.辅（外）存辅（外）存信息以信息以文件文件(file)的

10、形式存放。的形式存放。虚拟存储技术虚拟存储技术很像一个临时仓库很像一个临时仓库相同点：相同点：1.以存储器访问的局部性为基础；以存储器访问的局部性为基础；2.采用的调度策略类似；采用的调度策略类似；3.对用户都是透明的；对用户都是透明的；不同点：不同点：1.划分的信息块的长度不同；划分的信息块的长度不同；2.Cache技术由硬件实现，而虚拟存储器技术由硬件实现，而虚拟存储器由由OS的存储管理软件辅助硬件实现的存储管理软件辅助硬件实现；small endianness不同宽度数据的存储方式按整数边界按整数边界对齐对齐存储存储可可以保证以保证访存指令的速度访存指令的速度按按任意任意边界边界对齐对齐

11、存储存储可可以保证存储空间以保证存储空间的的利用利用（2）划分营销区域应注意以下几个问题：第九条 本办法由印发之日起实行。_（1）卖方应将一切与合同有关的并已付款的文件、资料交付给买方。11、成交通知书三工转换采用“绩效管理，计量到位，绩效连筹”的原则。这种管理方法能够促使员工产生竞争心理，从而提高工作效率。竞争会促进和改善生存质量，要让员工产生不安定、不安全的危机意识。为此，员工必须争夺工作机会，工作起来就会更认真。4 开展管理评审4.2.7国内外先进的安全生产管理经验；33.2 详细评审即按照“第四章 评标标准及方法”对所有实质上响应招标文件要求的投标进行评审，以确定中标候选人。4.5.4

12、典型事故案例及事故应急处理措施；五、开标与评标（12）本项目负责人及主要人员情况表第三条 按照党管干部、任人唯贤、德才兼备、群众公认、注重实绩和公开、平等、竞争、择优的原则，组织开展团干部竞争上岗工作。14/81关键：设置接口电路关键：设置接口电路计算机与直接相联的外围设备进行数据交换的过程计算机与直接相联的外围设备进行数据交换的过程通常称为通常称为输入输入/输出输出(In/Out)，而与远方设备进行数据交换，而与远方设备进行数据交换的过程习惯上称为的过程习惯上称为数据通信数据通信(data communication)。15/81一 CPU与外设两者的信号不兼容，在信号类型、功能定义、逻辑定

13、义和时序关系上都不一致。如：信号类型有机械的、物理的、电信号等，信号形式有脉冲、模拟量或数字量等；二 两者的工作速度不匹配，CPU速度高，外设速度低；三 若不通过接口，而由CPU直接对外设的操作实施控制，就会使CPU处于穷于应付与外设打交道之中，大大降低CPU的效率；四 数据传输方式不同，有并行、串行之分。五 它们不能与CPU直接相连,必须经过中间电路再与系统相连,这部分电路被称为I/O接口电路。具体的接口设计方法将在第具体的接口设计方法将在第4章详细讲述章详细讲述 1.1.特点：特点：要求外设数据变化缓慢，操作时间固定，可以被认为始终处于要求外设数据变化缓慢，操作时间固定，可以被认为始终处于

14、 就绪状态，如一组开关或就绪状态，如一组开关或LEDLED显示管。显示管。2.2.优点：优点：简单，简单，CPUCPU随时可无条件读随时可无条件读/写数据。写数据。3.3.缺点：缺点：无法保证数据总是有效，适用面窄。无法保证数据总是有效，适用面窄。1.1.特点：特点：CPUCPU主动、外设被动。执行主动、外设被动。执行I/OI/O操作时操作时CPUCPU总要先查询外设状态；总要先查询外设状态；若传输条件不满足时，若传输条件不满足时，CPUCPU等待直到条件满足。等待直到条件满足。2.2.优点：优点：解决了解决了CPUCPU与外设之间的同步问题，可靠性高。与外设之间的同步问题，可靠性高。3.3.

15、缺点：缺点：CPUCPU利用率低，低优先级外设可能无法及时得到服务。利用率低，低优先级外设可能无法及时得到服务。无条件控制无条件控制打印机打印机联络信号联络信号数据信号数据信号 条件控制条件控制Busy 是指是指CPU在执行正在执行正常程序时，为处理一些常程序时，为处理一些紧急发生的情况，紧急发生的情况，暂时暂时中止当前程序，中止当前程序，转而对转而对该紧急事件进行处理，该紧急事件进行处理，并在处理完后返回正常并在处理完后返回正常程序的过程。程序的过程。烧水的过程方式1：查询 缺点：不停地往返于厨房和卧室方式2：中断机制 优点：可以同时做多件事情或 处理紧急情况一 在CPU正常运行程序时，二

16、由于内部或外部某个非预料事件的发生，三 使CPU暂停正在运行的程序，四 而转去执行处理引起中断事件的程序 （中断服务子程序），五.然后再返回被中断了的程序，继续执行。六.这个过程就是计算机系统中的中断。计算机中断的过程main()int a,b,sum;a=123;b=456;sum=a+b;产生一个打印机中断产生一个打印机中断中中 断断 原原 理理IRQFIQARM外设外设中中 断断 系系 统统计算机中断系统：计算机中断系统：计算机中实现中断功能的软、硬件的总称，计算机中实现中断功能的软、硬件的总称，一般包括一般包括CPU内部配置的内部配置的中断机构中断机构、外设接口中、外设接口中设计的设计

17、的中断控制器中断控制器及各类及各类中断服务子程序中断服务子程序。中断系统相关概念中断系统相关概念中断向量：中断向量：中断向量即中断向量即中中断服务子程序断服务子程序的入的入口地址，也就是中口地址，也就是中断服务子程序的第断服务子程序的第一条指令在存储器一条指令在存储器中的存放地址。中的存放地址。内内 存存 MOV R1,#0 x60 MOV R2,#0 x10 ADD R0,R1,R2 0053H打印机子程序打印机子程序0FFFH中断向量表中断向量表0000H 键盘子程序键盘子程序中断向量中断向量10E2H中断向量中断向量中断系统相关概念中断系统相关概念中断优先级：在系统中多个中断源可能同时提

18、出中断请求时，需要按中断的轻重缓急给每个中断源指定一个优先级别，这就是中断优先级。CPU按照中断优先权的高低顺序，依次响应。同级优先级问题 断点:是指CPU执行的现行程序被中断时的下一条指令的地址,又称断点地址。中断现场:是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。中断嵌套：若有更高级别的新中断源发出请求，且新中断源满足响应条件，则CPU中止当前的中断服务程序，转而响应高级中断。这种多级（重）中断的处理方式称为“嵌套”。依据中华人民共和国招标投标法、中华人民共和国政府采购法和评标委员会和评标方法暂行规定，结合项目特点，评标严格按照招标文件的要求和条件进行。“

19、公平、公正、择优、效益”为本次评标的基本原则，评标委员会将按照这一原则的要求，公正、平等地对待各投标人。同时，在评标时恪守以下原则：动态服务的美姿美仪1、总则(六)竞岗演讲和现场答辩。制定竞岗演讲、现场答辩实施细则和评分规则，组织召开团员大会，开展竞岗演讲和现场答辩工作。演讲成绩满分为100分，占竞争上岗总成绩的30%。现场答辩成绩满分为100分,占竞争上岗总成绩的20%。对外报表实行三级审核制度，即制表人自审，本部门统计负责人复审，领导终审。三审制度实行逐级负责的原则。注：各类快报除外。区隔服务的应用案例d、对于做医生的工作，在药品开始销售后，还需要进一步巩固，须加大和医生的感情沟通和感情投

20、入。e、OTC零售市场：3、“投标人”系指向招标代理机构索取招标文件并提交投标文件的法人。18.1 如果卖方没有按照合同规定的时间交货和提供服务，买方应在不影响合同项下的其它补救措施的情况下，从合同价中扣除误期赔偿费。每延误一周（一周按七天计算，不足七天按一周计算）的赔偿费按迟交货物价或未提供服务价的千分之五（0.5%）计收，直至交货或提供服务为止。一旦误期赔偿费的最高额达到迟交货物价或未提供服务价的百分之五（5%），买方可考虑部分或全部终止合同。3、品质管理与5S什么是植根式服务文化？植根是指深植于员工的脑海、内心，植根式的服务是指全身心的服务，里里外外、上上下下，总公司、分公司，所有的神经

21、末梢全面参与服务，而绝不是那种根本与实际情况不符的、停留在表面的服务。每次会议要确定主题，此主题一定是影响销售的阶段性主要矛盾，（比如管理问题、监控问题、战术问题具体战术细节等），围绕主题展开，并做好详细记录，找出解决问题的办法，在下一阶段的会议中落实、解决。中中 断断 系系 统统CPU执行流程执行流程中断服务程序中断服务程序1非预料事件非预料事件1中断服务程序中断服务程序2非预料事件非预料事件2新到来的中断应比原中断的优先级高；新到来的中断应比原中断的优先级高；中断屏蔽：在某些情况下，CPU可能不对中断请求信号作出响应或处理，这就是中断屏蔽。1.中断屏蔽标志2.系统在处理优先级别较高的中断请

22、求时，不会理睬后来的级别较低的中断请求。中断处理过程中断处理过程 中断检测 CPU内部硬件自动完成，指令结束时检测中断响应 CPU内部硬件自动完成，包括中断判优和中断索引 中断服务 CPU执行中断服务子程序并返回断点的过程。中断服务是根据用户自行编制的指令顺序完成各项操作的。如：键盘上按键的执行过程如：键盘上按键的执行过程程序中断与子程序调用的区别程序中断与子程序调用的区别 子程序的执行是程序员事先安排好的（由调用子程序的指令转入）；中断服务子程序的执行一般由随机的中断事件引发。子程序的执行受到主程序或上层子程序的控制；中断服务子程序一般与被中断的现行程序无关。不存在同时调用多个子程序的情况，

23、因此子程序不需要进行优先级排队；而不同中断源则可能同时向CPU提出服务请求。微处理器中的中断设置其实和人类活动相似，微处理器毕竟是一门人造科学。内存与外设间有内存与外设间有大量数据大量数据交换时，采用中断方交换时，采用中断方式，每传送一次数据，就必须经历中断处理的式，每传送一次数据，就必须经历中断处理的全部步骤，而且一般需要全部步骤，而且一般需要借助借助CPU内部的寄存内部的寄存器作为中介器作为中介DMA方式：方式：不用不用CPU的寄存器作传数中介的寄存器作传数中介,完完成存储器和外设间的直接传数，成存储器和外设间的直接传数，CPU必须将系必须将系统总线的控制权让给统总线的控制权让给DMAC

24、DMA特点：数据不通过特点：数据不通过CPU，而由，而由DMAC直接完直接完成存储单元或成存储单元或IO端口之间的数据传送。端口之间的数据传送。程序程序/中断控制方式中断控制方式：以：以CPU为控制中心。为控制中心。DMA控制方式控制方式：DMAC管理大部分的管理大部分的I/O事物，事物，完成传送后完成传送后DMAC主动通知主动通知CPU。DMA方式原理方框图方式原理方框图 CPU DMA控制器控制器存储器存储器 IO外设外设请求响应HLDAHOLDDBAB&CBPC机中的DMADMA的时候，的时候，CPU在干啥？在干啥？DMA操作的基本方法操作的基本方法一一周期挪用：周期挪用：挪用挪用CPU

25、不访问存储器的周期不访问存储器的周期1.不影响或减慢不影响或减慢CPU的操作的操作 2.不易识别可被挪用的周期，硬件电路复杂，数据传送不不易识别可被挪用的周期，硬件电路复杂，数据传送不连贯、不规则连贯、不规则 二二周期扩展：周期扩展：在在DMA请求后由硬件延长请求后由硬件延长CPU的时钟周期的时钟周期1.CPU在加宽了的周期内不会进行下一步操作，正好用来在加宽了的周期内不会进行下一步操作，正好用来进行进行DMA 2.降低降低CPU的处理速度的处理速度 三三CPU停机停机：最简单也是最常用的最简单也是最常用的DMA传送方式传送方式 1.迫使迫使CPU让出总线控制权，整个让出总线控制权，整个DMA

26、期间，期间，CPU都一都一直处于空闲状态直处于空闲状态 2.会降低会降低CPU的利用率，并可能影响到的利用率，并可能影响到CPU对中断的响应对中断的响应和和DRAM刷新刷新 I/O处理机处理机：采用专用计算机（通道：采用专用计算机（通道Channel、外、外围处理机围处理机PPU）来负责）来负责I/O工作。工作。智能终端、智能外设智能终端、智能外设Computer organization：主要关注体系结构中各操作单元的功能实现及互联。主要关注体系结构中各操作单元的功能实现及互联。一一总线与接口总线与接口总线总线bus、接口、接口Interface、主设备、主设备Master、从设备、从设备S

27、lave 二二CPU组织组织1.控制单元控制单元control unit(控制器控制器)2.数据单元数据单元data unit(数据通路数据通路data path)（运算器）（运算器）三三存储器组织存储器组织1.存储介质（存储原理）存储介质（存储原理）+读写机制（存取方式）读写机制（存取方式）2.不同的不同的组织形式组织形式可以改善主存的访问速度和吞吐量可以改善主存的访问速度和吞吐量四四输入输入/输出组织输出组织 连接模式、控制方式连接模式、控制方式企业在改善服务的过程中，往往会遇到很多实际问题，甚至会难以推进下去。很多企业在培训之后，服务水平又很快回复到原来的水平。造成这些问题的原因总体而言

28、可以归结为员工不能够充分的配合。对新增的对内报表，由各部门提出方案，将表样送生产部审核、登记后方可对外报出。6.4长期不用的管线，应将两头封住，避免其他气体介质进入管线。2、工作责任心强。工作认真踏实,能扎实有效地完成工作；26.2 根据现行税法规定向卖方征收的与本合同有关的一切税费均由卖方负责。19.2 上述证明文件可以是文字资料、图纸和数据，并须提供：装修管理也是构筑物管理的一个主要内容，其中涉及到结构、通道、墙纸天花材料及有关设施的衔接，因此是一个综合性也是经常性的工作。培训结果，并对培训的不足之处进行整改。交公司备案。在与客户进行沟通时，最基本的一条是礼貌，应对要符合礼节。有礼貌让人感

29、觉不急躁，急躁的情绪会让对方产生怀疑心理；应对符合礼节，顾客就会消除戒心。3.1经评标委员会评议认定有下列情形之一的，属于投标人相互串通投标：1、安全生产管理制度控制单元数据通路一一控制单元（控制器）控制单元（控制器）1.指令译码逻辑指令译码逻辑2.时序控制部件时序控制部件：指令周期、工作周期、时钟周期：指令周期、工作周期、时钟周期(工作脉冲工作脉冲)二二数据通道数据通道（运算器）（运算器）1.组成：组成：ALU+寄存器寄存器+内部总线内部总线2.功能：基本的二进制算术、逻辑及移位运算；功能：基本的二进制算术、逻辑及移位运算；根据运算结果设置状态标志（进根据运算结果设置状态标志（进/借位、溢出

30、等）；借位、溢出等）；3.特性：特性：数据通路宽度：即字长数据通路宽度：即字长(P42)，CPU单次传送和处理数据的能力。单次传送和处理数据的能力。数据通路周期：数据通路周期：ALU运算并将保存结果的过程。运算并将保存结果的过程。组织组织1.CPU内的时序控制部件内的时序控制部件时序控制部件：脉冲源时序控制部件：脉冲源+分频逻辑分频逻辑,用以产生各种系统所需的、用以产生各种系统所需的、满足时序要求的控制信号。满足时序要求的控制信号。一一 时钟周期时钟周期 系统中最小的基本时间分段系统中最小的基本时间分段二二 指令周期指令周期 读取并执行一条指令所需的时间读取并执行一条指令所需的时间三三 工作周

31、期工作周期 指令周期中的不同工作阶段指令周期中的不同工作阶段考虑了中断的指令周期状态图考虑了中断的指令周期状态图 CPU中的多级时序中的多级时序 三星三星ARM7处理器外部时钟电路处理器外部时钟电路 系统时钟采用外接系统时钟采用外接10MHz和和32.768 kHz的晶体振荡器同时工作。其中，的晶体振荡器同时工作。其中，10MHz晶体晶体振荡器经振荡器经ARM内部内部PLL倍频转换为倍频转换为66MHz，32.768 kHz晶体振荡器为晶体振荡器为ARM的的RTC(实时实时时钟时钟)计时。计时。2.CPU内典型的数据通路内典型的数据通路ALU的实现：的实现：(1)由基本门电路实现由基本门电路实

32、现全加器全加器；(2)由由n位全加器构成位全加器构成n位位并行加法器并行加法器(3)以加法器为核心，以加法器为核心，通过扩展输入选择通过扩展输入选择逻辑实现其它基本逻辑实现其它基本算术和逻辑运算；算术和逻辑运算；CPU内的微观结构内的微观结构-core i7不同的存储原理不同的存储原理双极型：双极型：MOS型型掩膜掩膜ROM 一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM 电可擦除电可擦除E2PROM 可编程只读存储器可编程只读存储器FLASH易失性易失性 存储器存储器RAM非易失性非易失性存储器存储器NVM静态静态SRAM 动态动态DRAM存取速度快，但集成度低，一般用于

33、大存取速度快，但集成度低，一般用于大型计算机或高速微机的型计算机或高速微机的Cache；速度较快，集成度较低，一速度较快，集成度较低，一般用于对速度要求高、而容般用于对速度要求高、而容量不大的场合（量不大的场合（Cache）。）。集成度较高但存取速度较低，集成度较高但存取速度较低，一般用于需较大容量的场合一般用于需较大容量的场合（主存）。（主存）。半导体半导体存储器存储器磁介质存储器磁介质存储器 磁带磁带、软磁盘、硬磁盘（软磁盘、硬磁盘（DA、RAID）光介质存储器光介质存储器 只读型、一次写入型、多次写入型只读型、一次写入型、多次写入型 不同的存取方式不同的存取方式一、数据传送方式一、数据传

34、送方式l 并行存储器并行存储器(Parallel Memory)l 串行存储器串行存储器(Serial Memory)二、数据存取顺序二、数据存取顺序 l 随机存取（直接存取）随机存取（直接存取）可按地址随机访问；访问时间与地址无关；l 顺序存取顺序存取 先进先出(FIFO)的存储原则 队列(queue)l 堆栈存储堆栈存储（图例（图例P45）先进后出(FILO)/后进先出(LIFO)；向下生成和向上生成；栈顶、堆栈指针SP；举例举例FIFO存储器存储器美国美国IDT公司公司举例举例FIFO存储器存储器IDT7202原理图原理图主存组织形式主存组织形式1：并行存储器：并行存储器四体交叉存储器四

35、体交叉存储器主存组织形式主存组织形式2：双端口存储器：双端口存储器主存组织形式主存组织形式3：相联（联想）存储器：相联（联想）存储器是一种不根据地址而是根据存是一种不根据地址而是根据存储内容来进行存取的存储器储内容来进行存取的存储器;写入信息时按顺序写入，不需写入信息时按顺序写入，不需要地址。要地址。在计算机系统中，在计算机系统中，相联存储器相联存储器主要用于虚拟存储器中存放主要用于虚拟存储器中存放分段表、页表和快表分段表、页表和快表；在高速缓冲存储器在高速缓冲存储器cache中，相联存储器作为存放中，相联存储器作为存放cache的行地址之用。这是因为，的行地址之用。这是因为，在这两种应用中，

36、都需要快速查找。在这两种应用中，都需要快速查找。连接模式连接模式与控制模式 输入输入/输出组织通常可以采用输出组织通常可以采用程序、中断、程序、中断、DMA等控制方式来完成总线与外设之间的数据传输。等控制方式来完成总线与外设之间的数据传输。55/81一一 CPU与外设两者的与外设两者的信号不兼容信号不兼容，在信号类型、功能定义、逻辑定义和时，在信号类型、功能定义、逻辑定义和时序关系上都不一致。如：信号类型有机械的、物理的、电信号等，信号序关系上都不一致。如：信号类型有机械的、物理的、电信号等，信号形式有脉冲、模拟量或数字量等；形式有脉冲、模拟量或数字量等；二二 两者的工作两者的工作速度不匹配速

37、度不匹配，CPU速度高，外设速度低速度高，外设速度低；三三 若不通过接口，而由若不通过接口，而由CPU直接对外设的操作实施控制，就会使直接对外设的操作实施控制，就会使CPU处于处于穷于应付与外设打交道之中，大大降低穷于应付与外设打交道之中，大大降低CPU的效率；的效率；四四 数据传输方式不同，有并行、串行之分。数据传输方式不同，有并行、串行之分。五五 它们不能与它们不能与CPU直接相连直接相连,必须经过中间电路再与系统相连必须经过中间电路再与系统相连,这部分电路被这部分电路被称为称为I/O接口电路。接口电路。具体的接口设计方法将在第具体的接口设计方法将在第4章详细讲述章详细讲述 I/O接口的硬

38、件组成与结构接口的硬件组成与结构 CPU外外设设 数据缓冲数据缓冲/锁存器锁存器状态状态寄存器寄存器控制控制寄存器寄存器总线驱动总线驱动地址译码地址译码控制逻辑控制逻辑接接CPU一侧一侧接外设一侧接外设一侧DBABCB数据信息数据信息控制信息控制信息状态信息状态信息u有关有关端口端口(PORT)的概念的概念端口端口外设的各种信息都是通过系统的外设的各种信息都是通过系统的DB进行交换的；进行交换的；u有关有关信息交换信息交换的概念的概念端口和接口区别；端口和接口区别；STR R0，R1interconnection structure：指计算机系统中连接各子系统的通路集合。总线指计算机系统中连接

39、各子系统的通路集合。总线(bus)是使是使用最普遍的互连结构。用最普遍的互连结构。一一 总线要素总线要素 线路介质、总线协议线路介质、总线协议 （串、并）（串、并）二二 总线组织总线组织 单总线、双总线、多级总线单总线、双总线、多级总线 （串、并）（串、并）三三 总线仲裁总线仲裁 集中式、分布式集中式、分布式（串、并）（串、并）四四 总线带宽总线带宽（并）（并）五五 总线时序总线时序 同步、异步、半同步同步、异步、半同步（串、并）（串、并）六六 串行总线串行总线 传输方向、传输距离、传输速率、差错控制、传输时序和格式传输方向、传输距离、传输速率、差错控制、传输时序和格式总线要素总线要素一、线路

40、介质一、线路介质1.种类：种类：有线（电缆、光缆）、无线（电磁波）有线（电缆、光缆）、无线（电磁波）2.特性：特性：原始数据传输率（原始数据传输率（总线带宽总线带宽）频率带宽频率带宽 传输介质可用的最高和最低频率之差传输介质可用的最高和最低频率之差 对噪声的敏感性对噪声的敏感性 内部或外部干扰内部或外部干扰 对失真的敏感性对失真的敏感性 信号和传输介质之间的互相作用引起信号和传输介质之间的互相作用引起 对衰减的敏感性对衰减的敏感性 信号通过传输介质时的功率损耗信号通过传输介质时的功率损耗二、总线协议二、总线协议总线信号总线信号 有效电平、传输方向有效电平、传输方向/速率速率/格式等格式等电气性

41、能电气性能机械性能机械性能总线时序总线时序 规定通信双方的联络方式规定通信双方的联络方式总线仲裁总线仲裁 规定解决总线冲突的方式规定解决总线冲突的方式 如接口尺寸、形状等如接口尺寸、形状等其它其它 如差错控制等如差错控制等总线组织总线组织一、单总线一、单总线1.特点：存储器和特点：存储器和I/O分时使用同一总线分时使用同一总线2.优点：结构简单，成本低廉，易于扩充优点：结构简单，成本低廉，易于扩充3.缺点：带宽有限，传输率不高（可能造成物理长度过长）缺点：带宽有限，传输率不高（可能造成物理长度过长）二、双总线二、双总线1.特点：存储总线特点：存储总线+I/O总线总线2.优点：提高了总线带宽和数

42、据传输速率优点：提高了总线带宽和数据传输速率三、多级总线三、多级总线1.特点特点：高速外设：高速外设和低速外设和低速外设分开使分开使用用不同的总线。不同的总线。2.优点优点：高效，进：高效，进一步提高系统的传一步提高系统的传输带宽和数据传输输带宽和数据传输速率。速率。3.缺点缺点：复杂。：复杂。微机的典型多级总线结构以上是按组织方式分为：以上是按组织方式分为：若按其传送范围和应用场合：若按其传送范围和应用场合：单总线单总线双总线双总线多级总线多级总线片内总线片内总线片间总线片间总线系统（内）总线系统（内）总线外部总线外部总线外部总线、外部总线、(系统系统)外总线外总线标准总线，如并标准总线，如

43、并口、串口口、串口系统总线、系统总线、(系统系统)内总线内总线标准总线，如标准总线，如ISA、PCI片片(间间)总线总线三总线形式，即三总线形式，即DB、AB、CB片内总线片内总线一般无具体标准一般无具体标准运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统微机系统中的系统总线（插板级总线）微机系统中的系统总线（插板级总线）属于标准总线属于标准总线微机系统中的外总线（通信总线）微机系统中的外总线（通信总线）属于标准总线属于标准总线芯片芯片(间

44、间)总总 线线MPURAMROMI/O接口接口外设外设ABDBCB冯冯诺依曼诺依曼体系结构体系结构一一片上总线特点片上总线特点1.简单高效简单高效 结构简单：结构简单：占用较少的逻辑单元占用较少的逻辑单元 时序简单：时序简单：提供较高的速度提供较高的速度 接口简单：接口简单：降低降低IP核连接的复杂性核连接的复杂性2.灵活，具有可复用性灵活，具有可复用性 地址地址/数据宽度可变、互联结构可变、仲裁机制可变数据宽度可变、互联结构可变、仲裁机制可变3.功耗低功耗低 信号尽量不变、单向信号线功耗低、时序简单信号尽量不变、单向信号线功耗低、时序简单二二常用总线标准常用总线标准IBM的的CoreConn

45、ect、ARM的的AMBA Silicore的的Wishbone、Altera的的Avalon并行总线并行总线串行总线串行总线按数据格式按数据格式（本质）（本质）按所处位置按所处位置(数据传送范围数据传送范围)按时序关系按时序关系(握手方式握手方式)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线（与非通用总线（与具体芯片有关）具体芯片有关）通用标准总线通用标准总线单总线单总线多重总线多重总线按组织方式按组织方式双总线双总线同步同步异步异步半同步半同步同步同步异

46、步异步 总线周期一般包括总线周期一般包括4个阶段：总线请求与仲裁、寻址、传个阶段：总线请求与仲裁、寻址、传数、结束。其中数、结束。其中总线仲裁总线仲裁(arbitration)也称为总线判决，其目也称为总线判决，其目的是合理地控制和管理系统中多个主设备的总线请求，以避免的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突总线冲突。一一分布式分布式(对等式对等式)仲裁仲裁1.控制逻辑分散在连接于总线上的各个部件或设备中控制逻辑分散在连接于总线上的各个部件或设备中2.协议复杂且昂贵，效率高协议复杂且昂贵，效率高二二集中式集中式(主从式主从式)仲裁仲裁1.采用专门的控制器或仲裁器采用专门的

47、控制器或仲裁器2.总线控制器或仲裁器可以是独立的模块或集成在总线控制器或仲裁器可以是独立的模块或集成在CPU中中3.协议简单而有效，但总体系统性能较低协议简单而有效，但总体系统性能较低特点：特点：各主控模块共用请求信号线和忙信号线，其优先级各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定；别由其在链式允许信号线上的位置决定；优点：优点：具有较好的灵活性和可扩充性；具有较好的灵活性和可扩充性；缺点：缺点：主控模块数目较多时，总线请求响应的速度较慢；主控模块数目较多时，总线请求响应的速度较慢；主控主控模块模块1主控主控 模块模块2主控主控模块模块N允许允许BG请求请求

48、BR忙忙BB总线仲裁器总线仲裁器特点：各主控模块有独立的请求信号线和允许信号线，其特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；优先级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；主模块主模块1主模块主模块2主模块主模块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器主模块主模块4到下一设备综合了前两种仲裁方式的优点和缺点。综合了前两种仲裁方式的优点和缺点。总线带宽总线带宽(

49、bus band width)表示表示单位时间内总线能传送的单位时间内总线能传送的最大数据最大数据(bit)量量，因此可以用，因此可以用“总线位宽总线位宽数据周期数数据周期数时钟时钟频率频率”来表示。来表示。一一总线位宽总线位宽 数据信号线的数目数据信号线的数目 总线复用；成本、串扰；总线复用；成本、串扰；二二数据周期数数据周期数 每个时钟周期内传送数据的次数每个时钟周期内传送数据的次数三三时钟频率时钟频率 总线偏离（总线偏离（skew）问题）问题 某某32位位的数据总线，其时钟频率为的数据总线，其时钟频率为8.33MHz，该总，该总线的一个存取周期为线的一个存取周期为3个时钟周期个时钟周期，

50、则总线带宽为多少？，则总线带宽为多少？32bit（1/3）*8.33M试题分析：试题分析：若某若某16位数据总线的时钟频率为位数据总线的时钟频率为100MHz，且平均每且平均每3个时钟完成一次数据传送，则该总线个时钟完成一次数据传送，则该总线带宽为带宽为 MByte/s。总线复用总线复用 数据压缩、多级编码、调制解调数据压缩、多级编码、调制解调等方式提高带宽利用率。等方式提高带宽利用率。总线时序是指总线时序是指总线事件的协调方式总线事件的协调方式，以实现可靠的寻址和，以实现可靠的寻址和数据传送。数据传送。一一同步同步所有设备都采用一个统一的时钟信号来协调收发双方的所有设备都采用一个统一的时钟信