存储中断总线与系统课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《存储中断总线与系统课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 存储 中断 总线 系统 课件
- 资源描述:
-
1、第章存储中断总线与系统3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求1.1.存储器的性能要求存储器的性能要求1)1)大容量大容量2)2)高速度高速度3)3)低价格低价格3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求1.1.存储器的性能要求存储器的性能要求1)1)容量容量 S SM M=W l m=W l m W W:存储体的字长,单位为:存储体的字长,单位为bitbit或或ByteByte。l l:每个存储体的字
2、数。:每个存储体的字数。m m:并行工作的存储体的个数:并行工作的存储体的个数。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求1.1.存储器的性能要求存储器的性能要求2)2)速度:从三个方面来描述:速度:从三个方面来描述:a a)访问时间)访问时间T TA AT TA A是存储器接到访存到信息被读到数据总线上所需是存储器接到访存到信息被读到数据总线上所需的时间。是确定的时间。是确定CPUCPU与存储器时间关系的重与存储器时间关系的重 要指标。要指标。3.1 3.1 存储系统的基本要求和并行主存系统存储系
3、统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求1.1.存储器的性能要求存储器的性能要求2)2)速度:从三个方面来描述:速度:从三个方面来描述:b)b)存储周期存储周期T TM MT TMM是连续启动一个存储体所需要的时间间隔。一般是连续启动一个存储体所需要的时间间隔。一般来说总比来说总比T TA A大。大。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求1.1.存储器的性能要求存储器的性能要求2)2)速度:从三个方面来描述:速度:从三个方面来描述:c)c)存储器频宽存
4、储器频宽是指存储器可以提供的数据传送率,一般用每秒钟是指存储器可以提供的数据传送率,一般用每秒钟所传送的信息位数来衡量。所传送的信息位数来衡量。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求1.1.存储器的性能要求存储器的性能要求2)2)速度:从三个方面来描述:速度:从三个方面来描述:c)c)存储器频宽存储器频宽最大频宽最大频宽B BM M(极限频宽极限频宽)是存储器连续访问时能提供的频宽。是存储器连续访问时能提供的频宽。单体:单体:B BM M=W/T=W/TM Mm m体并行工作:体并行工作:B B
5、M M=mW/T=mW/TM M3、集中式独立请求方式为了I/O与CPU、主存并行操作,以及让多用户或多道程序共同运行。1 0 1 1如IBM370把中断分为以下六类:2总线的控制方式(非专用总线)SM=W l m缺点:要增大缓冲器空间和增加信息块大小访管指令是目态指令,当目态程序执行到要求输是存储器连续访问时能提供的频宽。如IBM370把中断分为以下六类:异常可分为 故障(Fault)第章存储中断总线与系统4 输入/输出系统1)当中断源较少时,通过中断系统硬件对每个中断源直接形成相应的中断处理程序入口,进入相应的中断处理程序。接受命令 启动成功中断处理次序为1432的例子异常可分为 故障(F
6、ault)p(k)与程序的状态密切相关,特别是指令转移概码实质上是对应此广义指令的管理程序入口。4)可以自由选择通道和设备进行灵活通信。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求1.1.存储器的性能要求存储器的性能要求2)2)速度:从三个方面来描述:速度:从三个方面来描述:c)c)存储器频宽存储器频宽实际频宽实际频宽 实际频宽小于最大频宽实际频宽小于最大频宽B BM M。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的
7、基本要求1.1.存储器的性能要求存储器的性能要求3)3)价格:价格:可以用总价格可以用总价格C C或每位价格或每位价格c c来表示。具有来表示。具有S SMM位的存位的存储器每位价格储器每位价格c=C/Sc=C/SMM。其中包括了存储器本身的价。其中包括了存储器本身的价格和为该存储器操作所必须的外围电路的价格。格和为该存储器操作所必须的外围电路的价格。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.13.1.1存储系统的基本要求存储系统的基本要求2.2.结论结论由于存储器的价格、速度和容量的要求是矛盾的,由于存储器的价格、速度和容量的要求是矛盾的,为了
8、同时满足三方面的要求,在一个完整的存储体为了同时满足三方面的要求,在一个完整的存储体系中,必须采用不同工艺的存储器,使得信息以各系中,必须采用不同工艺的存储器,使得信息以各种方式分布于不同的存储体。种方式分布于不同的存储体。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型1)1)单体单字单体单字存储器字长存储器字长W W与与CPUCPU字长字长W W相相同,一次访问一个存储器同,一次访问一个存储器字,主存最大频宽字,主存最大频宽B BM M=W/T=W/TM MW位读出寄存器读出寄存器地址寄存器单体单
9、字存储器单体单字存储器l3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型2)2)单体多字单体多字存储器字长等于存储器字长等于m m个个CPUCPU字,字,B BM M=mW/T=mW/TM MW位W位W位W位地址寄存器单体多字单体多字(m=4)(m=4)存储器存储器 W位单字长寄存器单字长寄存器3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型3)3)多体单字交叉多体单字交叉总线控制地址寄存器0 地址寄存器1
10、地址寄存器2地址寄存器3M0M1M2M3主控(主存控制部件)CPUIOP多体多体(m=4)(m=4)交叉存储器交叉存储器3)多体单字交叉多体单字交叉3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型3)3)多体单字交叉多体单字交叉a)a)存储器字长等于存储器字长等于m m个个CPUCPU字,字,B BM M=mW/T=mW/TM M。实际频。实际频宽大于单体多字。宽大于单体多字。单体多字:并行读出的单体多字:并行读出的m m个字要地址顺序的存在个字要地址顺序的存在于同一主存单元。于同一主存单元。多体单字
11、:多体单字:m m个个CPUCPU字地址不必顺序存放,只要字地址不必顺序存放,只要不发生冲突。不发生冲突。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型3)3)多体单字交叉多体单字交叉b)b)编址模式编址模式M Mj j体的编址模式为:体的编址模式为:m i+jm i+j;其中其中i=0i=0,1 1,l-1l-1,表示第,表示第i i个字;个字;j=0j=0,1 1,m-1m-1,表示第,表示第j j个分体;个分体;3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统
12、3.1.23.1.2并行主存系统并行主存系统1.1.类型类型3)3)多体单字交叉多体单字交叉b)b)编址模式编址模式M Mj j体的编址模式为:体的编址模式为:m mi+ji+j;其中其中i=0i=0,1 1,l-1l-1,表示第,表示第i i个字;个字;j=0 j=0,1 1,m-1m-1,表示第,表示第j j个分体;个分体;m m模,单体多字:一个主存包含的模,单体多字:一个主存包含的CPUCPU字数字数 多体单字:分体体数多体单字:分体体数3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型3)3)
13、多体单字交叉多体单字交叉b)b)编址模式编址模式M Mj j体的编址模式为:体的编址模式为:m mi+ji+j;其中其中i=0i=0,1 1,l-1l-1,表示第,表示第i i个字;个字;j=0 j=0,1 1,m-1m-1,表示第,表示第j j个分体;个分体;m m模,单体多字:一个主存包含的模,单体多字:一个主存包含的CPUCPU字数字数 多体单字:分体体数多体单字:分体体数3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型3)3)多体单字交叉多体单字交叉b)b)编址模式编址模式 模体 地址编址序列
14、对应二进制地址码最末两位状态M00,4,8,12,4i+0,00M11,5,9,13,4i+1,01M22,6,10,14,4i+2,10M33,7,11,15,4i+3,113.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统1.1.类型类型4)4)多体多字交叉多体多字交叉多个存储体,每个存储体有多个多个存储体,每个存储体有多个CPUCPU字字上述能并行读出多个上述能并行读出多个CPUCPU字的单体多字和多体单字的单体多字和多体单字或多体多字的交叉存储主存系统统称为并行主字或多体多字的交叉存储主存系统统称为并行主存系统
15、。存系统。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统2.2.分析分析提高提高m m值,可以提高主存系统的最大频率,但并不能值,可以提高主存系统的最大频率,但并不能线性提高实际频率。线性提高实际频率。原因:原因:1)1)模模m m越高,存储器数据总线越长,传输延迟增加;越高,存储器数据总线越长,传输延迟增加;2)2)系统效率问题,对于顺序取指,效率可以提高系统效率问题,对于顺序取指,效率可以提高m m倍,倍,但遇到转移指令,效率就会下降。但遇到转移指令,效率就会下降。很多计算机把中断现行进程的事件进一步细分为中断
16、和异常。为操作员或另一台CPU要启动一个程序所用。如IBM370把中断分为以下六类:给出交换信息的主存起始地址及交换的字数3中断系统的软、硬件功能分配4 输入/输出系统程序状态字中含有中断级屏蔽位字段,只要操作系统对每一类中断处理程序的现行程序状态字中的中断级屏蔽位设置成不同状态,就可以实现所希望的中断处理次序。2中断的响应次序与处理次序主要取决于交换PSW的时间。直接存储器访问(DMA)说明:通道进入“通道数据传送期”,开始通道与设备间的数据传送后,如果通道上连接的多台设备同时要求交换信息,或者通道的“数据宽度”与要传送的信息宽度不等时,则在数据传送期中还要多次选择当前要传送信息的是哪台设备
17、。4 输入/输出系统中 断 处 理 程 序1)模m越高,存储器数据总线越长,传输延迟增加;a)I/O总线所需的流量取决于该总线所接外设的数量、种类以及传输信息的方式和速率要求。为此可在设备或设备控制器中设置一定容量的缓冲器以缓冲来不及处理的信息,或可动态改变设备响应优先级,使得低速设备也有机会得到通道而保证微观上不丢失信息。广义指令由访管指令和若干参数组成,它的操作自陷(Trap)数据传送期间,“总线忙”维护“总线可用”的建立选择通道在物理上可以连接多个设备,但是这些设备不能同时工作,在某一段时间内,只能选择一个设备进行工作,在一段时间内只允许执行一个设备的通道程序,只有当这个设备的通道程序全
18、部执行完毕后,才能执行其他设备的通道程序。可共享总线的部件数受限于定时查询线的线数,扩展性稍差,控制较复杂。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统3.3.模型分析模型分析对于对于mm个独立分体的主存系统,处理机发出一串地个独立分体的主存系统,处理机发出一串地址为址为A A1 1,A,A2 2,A Aq q的访存申请队,在每个主存周期到的访存申请队,在每个主存周期到来前,申请队被扫描,截取从队头起的来前,申请队被扫描,截取从队头起的A A1 1,A,A2 2,A Ak k的的申请序列。申请序列是个在要求访存申
19、请的申请序列。申请序列是个在要求访存申请的k k个地址个地址中,没有两个或两个以上的地址处于同一分体中的中,没有两个或两个以上的地址处于同一分体中的最长序列。最长序列。3.1 3.1 存储系统的基本要求和并行主存系统存储系统的基本要求和并行主存系统 3.1.23.1.2并行主存系统并行主存系统3.3.模型分析模型分析显然显然k k表示表示 可以同时访问的分体个数的随机变量,不大于可以同时访问的分体个数的随机变量,不大于mm,系统效率取决于系统效率取决于k k的均值的均值B B,其值越大,可访问的分,其值越大,可访问的分体个数越多,系统效率越高。体个数越多,系统效率越高。1)1)数学模型数学模型
20、 设设p(k)p(k)表示申请序列长度为表示申请序列长度为k k的概率密度函数,的概率密度函数,其中其中k=1,2,mk=1,2,m。则。则k k的均值的均值B B为为 B=kB=k p(k)p(k)B B实际就是每个主存周期所访问的平均字数。而实际就是每个主存周期所访问的平均字数。而p(k)p(k)与程序的状态密切相关,特别是指令转移概与程序的状态密切相关,特别是指令转移概率率,它定义为给定指令的下条指令地址为非顺,它定义为给定指令的下条指令地址为非顺序地址的概率。因此序地址的概率。因此 p(k)=(1-)p(k)=(1-)k-1k-1 ,1km 1kk,则:中断处理次序为1234的例子逻辑
21、简单,容易通过重复设置来提高其可靠性。中断处理次序为1432的例子一步摆脱数I/O操作的控制,以便更好地jj号通道第i台设备的字节传送速率1)并非独立的处理机,指令简单,无大容量存贮器。如IBM370把中断分为以下六类:广义指令由访管指令和若干参数组成,它的操作1通道处理机工作原理4 输入/输出系统连接好主存与指定外设间的信息通路3.2 3.2 中断系统中断系统 3.2.13.2.1中断的分类和分级中断的分类和分级1.1.基本概念基本概念2)2)中断请求中断请求:中断源向中断系统发出请求中断的申请。同时可以有多个中断请求,这时中断系统要根据中断响应优先次序对优先级高的中断请求予以相应。3.2
22、3.2 中断系统中断系统 3.2.13.2.1中断的分类和分级中断的分类和分级1.1.基本概念基本概念3)3)中断响应中断响应:就是允许其中断CPU现行程序的运行而转去对该请求进行预处理,包括保存断点现场,调出相应中断处理程序,准备运行。也可以屏蔽这一请求使其暂时得不到响应。3.2 3.2 中断系统中断系统 3.2.13.2.1中断的分类和分级中断的分类和分级2.2.入口设置入口设置1)1)当中断源较少时,通过中断系统硬件对每个中断源直接形成相应的中断处理程序入口,进入相应的中断处理程序。2)2)当中断源较多时,先将它们按性质分类,对每一类给定一个中断处理程序入口,再由软件转入相应的中断源进行
23、处理。3.2 3.2 中断系统中断系统 3.2.13.2.1中断的分类和分级中断的分类和分级3.3.中断分类中断分类如如IBM370IBM370把中断分为以下六类:把中断分为以下六类:1)1)机器校验中断机器校验中断 2)2)管理程序调用(访管)中断管理程序调用(访管)中断 3)3)程序性中断程序性中断 4)4)外部中断外部中断5)I/O5)I/O中断中断6)6)重新启动中断重新启动中断3.2 3.2 中断系统中断系统 3.2.13.2.1中断的分类和分级中断的分类和分级3.3.中断分类中断分类如如IBM370IBM370把中断分为以下六类:把中断分为以下六类:1)1)机器校验中断机器校验中断
24、告诉程序发生了设备故障。可用64位机器校验中断码指明故障原因和严重性,更为详细的中断原因和故障位置可由机器校验保存区内容提供。包含电源故障、运算电路误动作、主存出错、通道动作故障、处理器各种硬件故障等。3.2 3.2 中断系统中断系统 3.2.13.2.1中断的分类和分级中断的分类和分级3.3.中断分类中断分类如如IBM370IBM370把中断分为以下六类:把中断分为以下六类:2)2)管理程序调用(访管)中断管理程序调用(访管)中断用户需要操作系统介入时,通过执行“访管”指令时发生的中断,访管原因由“访管”指令中的8位码指明。第二级:程序性和管理程序调用中断如IBM370将机器校验分为紧急机器
25、校验和可抑制机器校验,分别为第一级和第三级。b)时钟线上的干扰信号易引起误同步。4 输入/输出系统CPU不能禁止重新启动中断。总线分配速度快,所有部件的总线请求同时送到总线控制器,不必查询;组织I/O操作难以小型化、集成电路化、总线长时成本高连接好主存与指定外设间的信息通路1)并非独立的处理机,指令简单,无大容量存贮器。灵活有效,适应挂有各种设备的总线,但中 断 处 理 程 序4 输入/输出系统很多计算机把中断现行进程的事件进一步细分为中断和异常。如IBM370把中断分为以下六类:1)模m越高,存储器数据总线越长,传输延迟增加;一部分由I/O指令、I/O设备及其控制器硬件内部完成形成条件码,启
展开阅读全文