2021年04月自考02318计算机组成原理试题及答案.docx

1、2021年4月高等教育自学考试全国统一命题考试计算机组成原理试卷(课程代码02318)一、单项选择题:本大题共10小题，每小题1分，共10分。1.十进制数-96的8位补码表示是（ B ）A.01100000 B.10100000C.10011111 D.111000002.若传送的是字符C,其ASII码为1000011,采用奇校验方式传送8位编码，末位增加奇校验位后的编码表示是（ A ）A.10000110 B.10000111C.01000011 D.110000113.在采用变址寻址方式的指令中，操作数在（ C ）A.指令中 B.通用寄存器中C.内存中 D.外存中4.有一个32KB的主存储

2、器，按字节编址需要地址线（ C ）A.5条 B.10条C.15条 D.32条5.存放微程序的控制存储器包含在（ A ）A.控制器中 B.主存储器中C.外存储器中 D.运算器中6.磁盘接口应选用（ D ）A.程序直接控制传送接口 B.DMA接口C.中断接口 D.既有中断接口，又有DMA接口7.MIPS计算机的汇编指令“or$s1,$s2,$s3”的功能是（ B ）A.$s3=$s1|$s2 B.$s1=$s2|$s3C.$s2=$s1|$s3 D.$s3=$s2-$s18.对硬盘上信息的访问方式是（ A ）A.DAM B.SAMC.ROM D.RAM9.在计算机的存储器层次结构中，属于外部存储器

3、的是（ D ）A.主存 B.寄存器C.高速缓存 D.光盘10.设置中断屏蔽字的作用是（ B ）A.暂停外设对主存的访问 B.暂停对某些中断的响应C.暂停对一切中断的响应 D.暂停CPU对主存的访问二、填空题:本大题共15空，每空1分，共15分。11.CPU内部的ALU部件的基本功能是实现（ 算数 ）运算和（ 逻辑 ）运算。12.在计算机系统中，常用的进位记数制有（ 二 ）进制、八进制、十进制、（ 十六 ）进制。13.在计算机系统中，常用的数据校验码有奇偶校验码、海明校验码、（ 循环冗余 ）校验码。14.按指令格式的复杂度，指令系统可分为CISC与（ RISC ）两种类型。15.Intel将内部

4、异常分为三类:故障、陷阱和（ 终止 ）。16.早期计算机的定时方式采用机器周期、（ 节拍 ）和（ 脉冲 ）三级时序对数据通路操作进行定时控制。17.按照存取方式分类，存储器分为（ 随机存取存储器 ）、（ 顺序存取存储器 ）和直接存取存储器。18.由若干个存储器芯片构成一个内存条，通常情况下，需要在字方向和（ 位 ）方向上进行扩展。19.对I/0接口中可访问的寄存器编址，其方式有独立编址和（ 统 ）编址两种。20.IO数据传送主要有三种不同的控制方式:（ 程序直接控制 ）、（ DMA控制 ）和中断控制。三、名词解释题:本大题共5小题，每小题3分，共15分。21.总线：总线是传输信息的通路，用于在

5、部件之间传输信息，CPU、主存和I/O模块通过总线互连。22.(计算机性指标)MIPS：MIPS 是平均每秒钟执行多少百万条指令。23.(数据存储排列顺序)大端方式：大端方式将数据的最高有效字节MSB存放在最小地址单元中，将最低有效字节LSB存放在最大地址单元中。24.寄存器寻址：指令中给出的地址码是一个寄存器编号，该寄存器中存放的是操作数，这种寻址方式称为寄存器寻址。25.程序状态字寄存器(PSW)：记录现行程序的运行状态和指示程序的工作方式。四、简答题:本大题共4小题，每小题5分，共20分。26.一条指令中应该显式或隐式地给出哪些信息?答：一条指令中应该显式或隐式地给出:操作码(1分)、源

6、操作数或其地址(1分)、结果的地址(1分)、下条指令地址。(2分)27.CPU中设置的程序计数器(PC)和指令译码器(ID)的作用分别是什么?答：程序计数器( PC)用来存放即将执行指令的地址，取指令时，总是先把PC的内容送到地址线(2分)指令译码器(ID)对指令寄存器中的操作码部分进行分析解释，产生相应的译码信号提供给操作控制信号形成部件，以产生控制信号。(3分)28.为什么在CPU和主存之间引入Cache能提高CPU访存效率?答：在CPU和主存之间设置Cache，总是把主存中被频繁访问的活跃程序块和数据块复制到cache中。(2分)由于程序访问的局部性，大多数情况下，CPU能直接从Cach

7、e中取得指令和数据，而不必访问主存，因而能提高CPU访存效率。(3分)29.中断过程包括哪两个阶段?每个阶段如何实现?答：中断过程包括中断响应、中断处理两个阶段；(2分)中断响应阶段是由硬件实现的，而中断处理阶段则是由CPU执行中断服务程序来完成的，所以中断处理是由软件实现的。(3分)五、计算题:本大题共3小题，每小题6分，共18分。30.假设某个频繁使用的程序P在机器MI上运行需要20s,M1的时钟频率为3GHz。设计人员想开发一台与M1具有相同ISA的新机器M2。采用新技术可使M2的时钟频率增加，但同时也会使CPI增加。假定P在M2上执行时的时钟周期数是在MI上的2倍，则M2的时钟频率至少

8、达到多少才能使程序P在M2上的运行时间缩短为8s?答：程序P在机器M1上的时钟周期数为CPU执行时间x时钟频率=20S3GHz =60G。(2分)因此，程序P在机器M2.上的时钟周期数为260GHz=120G。(2 分)要使程序P在M2.上的运行时间缩短为8S，则M2的时钟频率至少应为：程序所含时钟周期+CPU执行时间=120G8S=15GHz。(2 分)31.将十进制数120转换为IEEE754的单精度(32位)浮点数格式，要求最后格式用十六进制数表示。注:IEEE754单精度浮点数的计数公式为(-1)s1.f2E-127,其中符号位1位，阶码8位，尾数23位。答：(1)将十进制数转换成二进

9、制数(120) 10= (111000) 2(1分)(2)规格化二进制数移动小数点，使其在第1.2位之间: 111000=1.111000*26 (1分)(3)计算移码表示的阶码E=偏置值+阶码真值阶码真值e= 6,偏置值= 127阶码E= (127+6) 10= (133) 10= (0000101 )2(1分)(4)以单精度(32位)浮点数格式存储该数符号位S=0阶码E = 10000101尾数f= 111000，0000000000000得到32位浮点数的二进制存储格式为:0 10000101111 0000 0000 0000 0000 0000(1分)(5)16进制数格式为: (42

10、F00000) 16(2分)32.假定某同步总线在一个总线时钟周期内传送一个8字节的数据，总线时钟频率为133MHz,则总线带宽是多少?如果总线宽度改为128位，一个时钟周期能传送两次数据，总线时钟频率为266MHz,则总线带宽是多少?答：根据总线的总带宽计算公式: B=WF/N则本题所述总线的带宽为:B=8B133MHz/1=1064MB/s (3分)改进后，总线的总带宽为:B=(128/8) B266MHz/0 5=8512MB/s (3分)六、综合应用题:本大题共2小题，第33小题12分，第34小题10分，共22分。33.某计算机字长16位，采用16位定长指令格式，部分数据通路结构如题3

11、3图所示。假设MAR的输出一直处于使能状态，对于逻辑指令“OR(R2),(R1)”，请回答下列两问。(1)在执行阶段需要多少个节拍?(2)每个节拍的功能是什么?需要哪些有效控制信号?注:该指令功能为MRR2MRR2ORMRR1。答:34.某计算机主存地址空间大小32MB,按字节编址。主存与Cache之间采用直接映射式，块大小为8K字节。Cache数据区大小为64KB。(1)该Cache共有多少行?(2)主存地址需多少位?如何划分?要求说明每个字段的含义、位数及其在主存地址中的位置。答：(1)每8K字节数据块在cache中占行，故64KB cache被划分为64KB8KB=8行(2分)(2)32MB=25B.故主存地址长度为25位(2分)被划分成以下三个字段:标记+cache行号+块内地址由于块大小为8KB=213B，所以块内地址为13位，即主存地址的低13位。(2分)Cache行数为32=25,所以cache 行号需要5位，即主存地址的中间5位。(2分)主存地址总长25位，所以标记部分为25-13-5=7位,即主存地址的高7位。(2分)