集成电路设计流程总体要求课件.pptx

1、总体要求总体要求系统功能设计系统功能设计寄存器传输级寄存器传输级描述描述寄存器传输级寄存器传输级模拟与验证模拟与验证子系统子系统/功能块功能块综综 合合门级逻辑门级逻辑网表网表逻辑模拟逻辑模拟与验证与验证电路模拟电路模拟与验证与验证版图生成版图生成逻辑图逻辑图电路图电路图集成电路设计流程集成电路设计流程最终版图数据最终版图数据与测试向量与测试向量制版制版与工艺流片与工艺流片计算机辅助计算机辅助测试测试(ICCAT)生产定型生产定型工艺模拟工艺模拟版图几何设计规则和版图几何设计规则和电学规则检查电学规则检查网表一致性检网表一致性检查和后仿真查和后仿真集成电路设计方法集成电路设计方法 对于具体的集

2、成电路，一般采用全定制设对于具体的集成电路，一般采用全定制设计方法或各种专用集成电路的设计方法。计方法或各种专用集成电路的设计方法。全定制设计方法用于通用数字、模拟、数模混合全定制设计方法用于通用数字、模拟、数模混合集成电路。例如：通用微处理器、存储器等。集成电路。例如：通用微处理器、存储器等。专用集成电路专用集成电路（Application-Specific Integrated Circuit）：针：针对某一应用或某一客户的特殊要求而设计的集成对某一应用或某一客户的特殊要求而设计的集成电路，其特点是品种多、批量小、单片功能强，电路，其特点是品种多、批量小、单片功能强，例如：玩具用芯片、通信

3、专用芯片、语音芯片等。例如：玩具用芯片、通信专用芯片、语音芯片等。半定制，半定制，FPGAFPGA主流ASIC EDA研发商 开发商有开发商有Mentor GraphicsMentor Graphics、Cadence,Cadence,SynopsysSynopsys等。等。其开发工具众多，按照功能主要分为设计其开发工具众多，按照功能主要分为设计输入、综合、版图设计、静态时序分析、输入、综合、版图设计、静态时序分析、动态时序分析、功耗估计、可测性分析等。动态时序分析、功耗估计、可测性分析等。现场可编程门阵列（现场可编程门阵列（FPGA）的基本原理）的基本原理 FPGAFPGA出现在出现在202

4、0世纪世纪8080年代中期，与阵列型年代中期，与阵列型PLDPLD有有所不同，所不同，FPGAFPGA由许多独立的可编程逻辑模块组成，用户由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。可以通过编程将这些模块连接起来实现不同的设计。FPGAFPGA器件具有高密度、高速率、系列化、标准化、器件具有高密度、高速率、系列化、标准化、小型化、多功能、低功耗、低成本，设计灵活方便，可小型化、多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证等特点。无限次反复编程，并可现场模拟调试验证等特点。FPGAFPGA由由可编程逻辑块（可编程逻辑块（CLB

5、CLB）、输入、输入/输输出模块（出模块（IOBIOB）及可编程互连资源（）及可编程互连资源（PIRPIR）等三种）等三种可编程电路和一个可编程电路和一个SRAMSRAM结构的配置存储单元组成。结构的配置存储单元组成。CLBCLB是实现逻辑功能的基本单元，它们通常规则地是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片中；可编程输排列成一个阵列，散布于整个芯片中；可编程输入入/输出模块（输出模块（IOBIOB）主要完成芯片上的逻辑与外）主要完成芯片上的逻辑与外部引脚的接口，它通常排列在芯片的四周；可编部引脚的接口，它通常排列在芯片的四周；可编程互连资源（程互连资源（IRIR

6、）包括各种长度的连线线段和一）包括各种长度的连线线段和一些可编程连接开关，它们将各个些可编程连接开关，它们将各个CLBCLB之间或之间或CLBCLB与与IOBIOB之间以及之间以及IOBIOB之间连接起来，构成特定功能的之间连接起来，构成特定功能的电路。电路。FPGAFPGA的基本结构图的基本结构图C CL LB BI IR RI IO OB BC CL LB BC CL LB BC CL LB BC CL LB BC CL LB BC CL LB BC CL LB BC CL LB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB B

7、I IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR R1可编程逻辑块（可编程逻辑块（CLB）CLBCLB主要由逻辑函数发生器、触发器、数据选择器等主要由逻辑函数发生器、触发器、数据选择器等电路组成。电路组成。逻辑函数发生器主要由查找表逻辑函数发生器主要由查找表LUT(look up LUT(look up table)table)构成。构成。0000010100000101161R

8、AM输入A输入B输入C输入D查找表输出多路选择器查找表LUT输入1输入2输入3输入4输出函数发生器基于查找函数发生器基于查找表单元：表单元：3可编程互连资源（可编程互连资源（PIR）PIRPIR由许多金属线段构成，这些金属线段带有由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。可编程开关，通过自动布线实现各种电路的连接。实现实现FPGAFPGA内部的内部的CLBCLB和和CLBCLB之间、之间、CLBCLB和和IOBIOB之间的连之间的连接。接。XC4000XC4000系列采用分段互连资源结构，按相对长度系列采用分段互连资源结构，按相对长度可分为单长线、双长线和

9、长线等三种。可分为单长线、双长线和长线等三种。2输入输入/输出模块（输出模块（IOB）IOBIOB主要由输入触发器、输入缓冲器和输出触发主要由输入触发器、输入缓冲器和输出触发/锁锁存器、输出缓冲器组成，每个存器、输出缓冲器组成，每个IOBIOB控制一个引脚，它们控制一个引脚，它们可被配置为输入、输出或双向可被配置为输入、输出或双向I/OI/O功能。功能。FPGAFPGA采用采用SRAMSRAM进行功能配置，可重复编程，但系统掉进行功能配置，可重复编程，但系统掉电后，电后，SRAMSRAM中的数据丢失中的数据丢失。因此，需在因此，需在FPGAFPGA外加外加EPROMEPROM，将配置数据写入其

10、中，系统每次上电自动将数据引入将配置数据写入其中，系统每次上电自动将数据引入SRAMSRAM中。中。CPLDCPLD器件一般采用器件一般采用EEPROMEEPROM存储技术，可重复存储技术，可重复编程，并且系统掉电后，编程，并且系统掉电后，EEPROMEEPROM中的数据不会丢失，中的数据不会丢失，适于数据的保密。适于数据的保密。FPGAFPGA器件含有丰富的触发器资源，易于实现时序逻辑器件含有丰富的触发器资源，易于实现时序逻辑.如果要求实现较复杂的组合电路则需要几个如果要求实现较复杂的组合电路则需要几个CLBCLB结合起结合起来实现。来实现。CPLDCPLD的与或阵列结构，使其适于实现大规模

11、的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。的组合功能，但触发器资源相对较少。FPGAFPGA与与CPLDCPLD的区别的区别 FPGAFPGA为细粒度结构，为细粒度结构，CPLDCPLD为粗粒度结构。为粗粒度结构。FPGAFPGA内部有内部有丰富连线资源，丰富连线资源，CLBCLB分块较小，芯片的利用率较高。分块较小，芯片的利用率较高。CPLDCPLD的宏单元的与或阵列较大，通常不能完全被应用，的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此限，限制了

12、器件的灵活布线，因此CPLDCPLD利用率较利用率较FPGAFPGA器件低。器件低。FPGAFPGA为非连续式布线，为非连续式布线，CPLDCPLD为连续式布线。为连续式布线。FPGAFPGA器件器件在每次编程时实现的逻辑功能一样，但在每次编程时实现的逻辑功能一样，但走的路线不同走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。的路线给予限制。CPLDCPLD每次布线路径一样，每次布线路径一样，CPLDCPLD的连的连续式互连结构利用具有同样长度的一些金属线实现逻续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互

13、连。辑单元之间的互连。连续式互连结构连续式互连结构消除了分段式互消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。且具有固定延时的通路。CPLDCPLD的延时较小。的延时较小。FPGA的主要应用领域FPGA作为主控芯片一作为主控芯片一数字逻辑数字逻辑 n单纯的数字逻辑，没有CPU和总线。n支持非常广泛的接口标准（PCI-E、SPI、I2C）。n 接口的转换。n 算法简单重复计算和数据量庞大的并行计算。n 快速的乘加处理。n EDA实验 FPGA的主要应用领域FPGA作为主控芯片二作为主控芯片二DSP处理处理 nFPG

14、A主要利用片内的乘加器模块。n基于硬件的并行处理，多个乘加模块可以在一个时钟周期内同时进行。具有更大的数据吞吐量。nFPGA的灵活性配置，使得数据的位宽可以调整。满足不同的设计需要。FPGA的主要应用领域FPGA作为主控芯片三作为主控芯片三嵌入式系统嵌入式系统 n简单地讲，就是在FPGA内部放置了一个或多个CPU n放置在FPGA内部的CPU有两种形式，第一种是硬核，出厂固定，无法更改。第二种是软核，可进行软件配置，可以通过软硬件相结合的方式，提高整体系统结构的灵活性，便于日后的升级和改进。n系统可裁剪。典型FPGA应用设计流程系统设计系统设计算法设计算法设计RTLRTL设计设计系统验证系统验

15、证算法验证算法验证RTLRTL验证验证逻辑综合逻辑综合布局布线布局布线后仿真后仿真数据流下载数据流下载硬件验证硬件验证典型的FPGA设计流程 电路功能设计电路功能设计 设计输入设计输入 前仿真（功能仿真）前仿真（功能仿真）综合综合(优化、综合、映射优化、综合、映射)综合后仿真综合后仿真 布局布线布局布线 后仿真（时序仿真）后仿真（时序仿真）生成下载文件，进行板级验证生成下载文件，进行板级验证 器件编程器件编程 电路调试电路调试典型的FPGA设计流程 电路功能设计电路功能设计在系统设计之前，首先要进行的是方案论证和在系统设计之前，首先要进行的是方案论证和FPGAFPGA芯片选择等准备工作。系统工

16、程师根据任务芯片选择等准备工作。系统工程师根据任务要求，如系统的指标和复杂度，对工作速度和芯要求，如系统的指标和复杂度，对工作速度和芯片本身的各种资源、成本等方面进行权衡，选择片本身的各种资源、成本等方面进行权衡，选择合理的设计方案和合适的器件类型。一般都采用合理的设计方案和合适的器件类型。一般都采用自顶向下的设计方法，把系统分成若干个基本单自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基元，然后再把每个基本单元划分为下一层次的基本单元，直到可以直接使用本单元，直到可以直接使用EDAEDA元件库为止。元件库为止。典型的FPGA设计流程 设计输入设计输入设计输

17、入是将所设计的系统或电路以开发软件设计输入是将所设计的系统或电路以开发软件要求的某种形式表示出来，并输入给要求的某种形式表示出来，并输入给EDAEDA工具工具的过程。常用的方法有硬件描述语言（的过程。常用的方法有硬件描述语言（HDLHDL）和原理图输入方法等。原理图输入方式是一种和原理图输入方法等。原理图输入方式是一种最直接的描述方式，在可编程芯片发展的早期最直接的描述方式，在可编程芯片发展的早期应用比较广泛，它将所需要的器件从元件库中应用比较广泛，它将所需要的器件从元件库中调出来，画出原理图。这种方法虽然直观并易调出来，画出原理图。这种方法虽然直观并易于仿真，但效率很低，且不易维护，不利于模

18、于仿真，但效率很低，且不易维护，不利于模块构造和重用。更主要的缺点是可移植性差，块构造和重用。更主要的缺点是可移植性差，当芯片升级后，所有的原理图都需要做一定的当芯片升级后，所有的原理图都需要做一定的改动。改动。典型的FPGA设计流程 设计输入设计输入目前，实际开发中应用最广的就是目前，实际开发中应用最广的就是HDLHDL输入法，输入法，利用文本描述设计，可以分为普通利用文本描述设计，可以分为普通HDLHDL和行为和行为HDLHDL。普通。普通HDLHDL有有ABELABEL、CURCUR等，支持逻辑方程、等，支持逻辑方程、真值表和状态机等表达方式，主要用于小型设真值表和状态机等表达方式，主要

19、用于小型设计。而在大中型工程中，主要使用行为计。而在大中型工程中，主要使用行为HDLHDL，其主流语言是其主流语言是Verilog HDLVerilog HDL和和VHDLVHDL。它们都是。它们都是美国电气电子工程师学会（美国电气电子工程师学会（IEEEIEEE）的标准，其）的标准，其共同特点有：语言与芯片工艺无关，利于自顶共同特点有：语言与芯片工艺无关，利于自顶向下设计，便于模块划分与移植，可移植性好，向下设计，便于模块划分与移植，可移植性好，具有很强的逻辑描述和仿真功能，而且输入效具有很强的逻辑描述和仿真功能，而且输入效率高。率高。典型的FPGA设计流程 功能仿真功能仿真功能仿真也叫前仿

20、真，是在编译之前对用户所功能仿真也叫前仿真，是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。仿真有延迟信息，仅对初步的功能进行检测。仿真前，要先利用波形编辑器和前，要先利用波形编辑器和HDLHDL等建立波形文等建立波形文件和测试向量（将所关心的输入信号组成序列）件和测试向量（将所关心的输入信号组成序列）仿真结果将会生成报告文件和输出信号波形，仿真结果将会生成报告文件和输出信号波形，从中便可以观察各个节点信号的变化。如果发从中便可以观察各个节点信号的变化。如果发现错误，则返回设计以修改逻辑设计。常用的现错误，

21、则返回设计以修改逻辑设计。常用的工具有：工具有：MentorMentor公司的公司的ModelsimModelsim、SynopsysSynopsys公公司的司的VCSVCS。典型的FPGA设计流程 综合综合将较高级抽象层次的描述转化为较低层次的描将较高级抽象层次的描述转化为较低层次的描述。综合优化根据目标与要求优化所生成的逻述。综合优化根据目标与要求优化所生成的逻辑连接，使层次设计平面化，供辑连接，使层次设计平面化，供FPGAFPGA布局布线布局布线软件进行实现。综合优化是指将设计输入编译软件进行实现。综合优化是指将设计输入编译成由与门、或门、非门、成由与门、或门、非门、RAMRAM、触发器

22、等基本、触发器等基本逻辑单元组成的逻辑连接网表，而并非真实的逻辑单元组成的逻辑连接网表，而并非真实的门级电路。真实具体的门级电路需要利用门级电路。真实具体的门级电路需要利用FPGAFPGA制造商的布局布线功能，根据综合后生成的标制造商的布局布线功能，根据综合后生成的标准门级结构网表来产生。为了能转换成标准的准门级结构网表来产生。为了能转换成标准的门级结构网表，门级结构网表，HDLHDL程序编写必须符合特定综程序编写必须符合特定综合器所要求的风格。常用的工具：合器所要求的风格。常用的工具：synplifysynplify典型的FPGA设计流程 综合后仿真综合后仿真综合后仿真检查综合结果是否和原设

23、计一致。综合后仿真检查综合结果是否和原设计一致。在仿真时，把综合生成的标准延时文件反标注在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影到综合仿真模型中去，可估计门延时带来的影响。但这一步骤不能估计线延时，因此和布线响。但这一步骤不能估计线延时，因此和布线后的实际情况还有一定的差距，并不是十分准后的实际情况还有一定的差距，并不是十分准确。目前的综合工具都较为成熟，对于一般的确。目前的综合工具都较为成熟，对于一般的设计可以省略这一步，但如果在布局布线之后设计可以省略这一步，但如果在布局布线之后发现电路结构与设计意图不符，则需要回溯到发现电路结构与设计意图不符，则需

24、要回溯到综合后仿真来确认问题所在。综合后仿真来确认问题所在。典型的FPGA设计流程 设计实现与布局布线设计实现与布局布线设计实现是将综合生成的逻辑网表配置到具体设计实现是将综合生成的逻辑网表配置到具体的的FPGAFPGA芯片上，布局布线是其中最重要的过程。芯片上，布局布线是其中最重要的过程。布局是将逻辑网表中的硬件原语和底层单元合布局是将逻辑网表中的硬件原语和底层单元合理地配置到芯片内部的固有硬件结构上，并且理地配置到芯片内部的固有硬件结构上，并且往往需要在速度最优和面积最优之间做出选择。往往需要在速度最优和面积最优之间做出选择。布线根据布局的拓扑结构，利用芯片内部的各布线根据布局的拓扑结构，

25、利用芯片内部的各种连线资源，合理正确地连接各个元件。目前，种连线资源，合理正确地连接各个元件。目前，FPGAFPGA的结构非常复杂，特别是在由时序约束条的结构非常复杂，特别是在由时序约束条件时，需要利用时序驱动的引擎进行布局布线。件时，需要利用时序驱动的引擎进行布局布线。布线结束后，软件工具会自动生成报告，提供布线结束后，软件工具会自动生成报告，提供有关设计中各部分资源的使用情况。有关设计中各部分资源的使用情况。典型的FPGA设计流程 时序仿真时序仿真也叫后仿真，是指将布局布线的延时信息反注也叫后仿真，是指将布局布线的延时信息反注解到设计网表中来检测有无时序违规（不满足解到设计网表中来检测有无

26、时序违规（不满足时序约束条件或器件固有的时序规则，如建立时序约束条件或器件固有的时序规则，如建立时间、保持时间等）现象。时序仿真包含的延时间、保持时间等）现象。时序仿真包含的延迟信息最全，也最精确，能较好地反映芯片的迟信息最全，也最精确，能较好地反映芯片的实际工作情况。由于不同芯片的内部延时不一实际工作情况。由于不同芯片的内部延时不一样，不同的布局布线方案给延时带来不同的影样，不同的布局布线方案给延时带来不同的影响。因此在布局布线后，通过对系统和各个模响。因此在布局布线后，通过对系统和各个模块进行时序仿真，分析其时序关系，估计系统块进行时序仿真，分析其时序关系，估计系统性能，以及检查和消除竞争

27、冒险是非常必要的。性能，以及检查和消除竞争冒险是非常必要的。典型的FPGA设计流程 板级仿真与验证板级仿真与验证主要应用于高速电路设计中，对高速系统的信主要应用于高速电路设计中，对高速系统的信号完整性、电磁干扰等特征进行分析，一般都号完整性、电磁干扰等特征进行分析，一般都以第三方工具进行仿真和验证。以第三方工具进行仿真和验证。典型的FPGA设计流程 器件编程与调试器件编程与调试设计的最后一步就是器件编程与调试了。器件设计的最后一步就是器件编程与调试了。器件编程是指产生使用的数据文件（位数据流文件，编程是指产生使用的数据文件（位数据流文件，Bitstream GenerationBitstrea

28、m Generation），然后将编程数据下），然后将编程数据下载到载到FPGAFPGA芯片中。其中，芯片编程需要满足一芯片中。其中，芯片编程需要满足一定的条件，如编程电压、编程时序和编程算法定的条件，如编程电压、编程时序和编程算法等方面。逻辑分析仪（等方面。逻辑分析仪（Logic AnalyzerLogic Analyzer，LALA）是是FGPAFGPA设计的主要调试工具，但需要引出大量设计的主要调试工具，但需要引出大量的测试管脚，且的测试管脚，且LALA价格昂贵。目前，主要利用价格昂贵。目前，主要利用FGPAFGPA芯片生产商提供的内嵌在线逻辑分析仪芯片生产商提供的内嵌在线逻辑分析仪（X

29、ilinx ISE ChipscopeXilinx ISE Chipscope、Altera Quartus Altera Quartus II SignalTap IIII SignalTap II以及以及SignalProbSignalProb）。）。最大的最大的PLDPLD供应商之一供应商之一 FPGAFPGA的发明者，最大的的发明者，最大的PLDPLD供应供应商之一商之一 ISPISP技术的发明者技术的发明者 提供军品及宇航级产品提供军品及宇航级产品主流FPGA厂商相应的EDA工具Altera公司公司MAX+PLUSII：普遍认为普遍认为MaxplusII曾经是最优秀的曾经是最优秀的P

30、LD开发平台之开发平台之一，适合开发早期的中小规模一，适合开发早期的中小规模PLD/FPGA,目前已经由目前已经由QuartusII替代，替代，不再推荐使用。不再推荐使用。QuartusII：Altera新一代新一代FPGA/PLD开发软件，适合新器件和大规开发软件，适合新器件和大规模模FPGA的开发。的开发。QuartusII中集成中集成 嵌入式逻辑分析仪嵌入式逻辑分析仪-SignalTapII。SOPC Builder:配合配合QuartusII，可以完成集成，可以完成集成CPU的的FPGA芯片的芯片的开发工作。用开发工作。用SOPC Builder创建软核创建软核CPU和参数化的接口总线

31、和参数化的接口总线Avalon。NIOS ：Nios 嵌入式处理器是嵌入式处理器是ALTERA公司推出的采用哈佛结公司推出的采用哈佛结构、具有构、具有32位指令集的第二代片上可编程的软核处理器。位指令集的第二代片上可编程的软核处理器。DSP Builder:QuartusII与与Mathlab的接口，利用的接口，利用IP核在核在Mathlab中快中快速完成数字信号处理的仿真和最终速完成数字信号处理的仿真和最终FPGA实现实现。相应的EDA工具Xilinx公司公司Foundation:Xilinx公司早期的开发工具，逐步被公司早期的开发工具，逐步被ISE取代取代ISE：Xilinx公司集成开发的

32、工具公司集成开发的工具ISE Webpack：Webpack是是xilinx提供的免费开发软件，功能提供的免费开发软件，功能比比ISE少一些，可以从少一些，可以从xilinx网站下载网站下载嵌入式开发套件（嵌入式开发套件（EDK）：）：用于开发集成用于开发集成PowerPC硬核和硬核和MicroBlaze软核软核CPU的工具。的工具。MicroBlaze是是Xilinx公司的公司的32位软位软处理器核，支持处理器核，支持CoreConnect总线（总线（IBM开发）的标准外设集合。开发）的标准外设集合。PowerPC，32位处理器。（苹果、位处理器。（苹果、IBM和摩托罗拉共同开发）。和摩托罗

33、拉共同开发）。System Generator 和和 Accel DSP：配合：配合Matlab，在，在FPGA中完中完成数字信号处理的工具成数字信号处理的工具在线逻辑分析仪在线逻辑分析仪-Chipscope。第三方开发工具：第三方开发工具：仿真工具仿真工具 Mentor公司的公司的ModelSim是业界最优秀的是业界最优秀的HDL语言仿真软件，语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和和Verilog混合仿真的仿真器。混合仿真的仿真器。编译仿真速度快，编译的代码与平台无关，是编译仿真速度快，编译的代码与平台无关，是FP

34、GA/ASIC设设计的首选仿真软件。计的首选仿真软件。ModelSim分几种不同的版本：分几种不同的版本：SE、PE、LE和和OEM，其中，其中SE是最高级的版本是最高级的版本,而集成在而集成在 Actel、Atmel、Altera、Xilinx以及以及Lattice等等FPGA厂商设计工具中的均是其厂商设计工具中的均是其OEM版版本。本。SE版和版和OEM版在功能和性能方面有较大差别，比如对版在功能和性能方面有较大差别，比如对于大家都关心的仿真速度问题，以于大家都关心的仿真速度问题，以Xilinx公司提供的公司提供的OEM版版本本ModelSim XE为例，对于代码少于为例，对于代码少于40

35、000行的设计，行的设计，ModelSim SE 比比ModelSim XE要快要快10倍；对于代码超过倍；对于代码超过40000行的设计，行的设计，ModelSim SE要比要比ModelSim XE快近快近40倍。倍。ModelSim SE支持支持PC、UNIX和和LINUX混合平台。混合平台。第三方开发工具：第三方开发工具：逻辑综合工具逻辑综合工具 Synplify、Synplify Pro和和Synplify Premier是是Synplicity（Synopsys公司于公司于2008年收购了年收购了Synplicity公司）公司公司）公司提供的专门针对提供的专门针对FPGA和和CPL

36、D实现的逻辑综合工具。实现的逻辑综合工具。Synopsys公司的设计工具：公司的设计工具：Design Compiler(DC)Dataquest的的EDA市场统计数据显示，市场统计数据显示，Synplicity的的FPGA综合工具已经连续综合工具已经连续5年在综合软件市场中排名第一。年在综合软件市场中排名第一。Cadence公司的布局布线工具如：公司的布局布线工具如：Silicon Ensemble。（收购了。（收购了Orcad公司，公司，Orcad电路设电路设计软件）计软件）TSMC的工艺库的工艺库 Agilent的的IC测试仪器测试仪器FPGA开发模型计算机计算机目标板目标板中国IC设计

37、工程界中的争议话题：反向提取反向提取版图版图图像识别图像识别电路电路设计思路设计思路分析分析背景：中国改革开放初期的背景：中国改革开放初期的“以市场换技术以市场换技术”战略并没有战略并没有取得预期的效果，中国的取得预期的效果，中国的ITIT技术特别是技术特别是ICIC设计一直处于设计一直处于很低的水平。很低的水平。芯片芯片去除封装去除封装Altera 主流芯片1.1.主流主流CPLDCPLD产品：产品：MAXIIMAXII：新一代：新一代PLDPLD器件器件,0.18um flash,0.18um flash工艺工艺,2004,2004年底推出年底推出,配置配置芯片集成在内部芯片集成在内部,和

38、普通和普通PLDPLD一样上电即可工作。容量比上一代大一样上电即可工作。容量比上一代大大增加大增加,内部集成一片内部集成一片8Kbits8Kbits串行串行EEPROM,EEPROM,增加很多功能。增加很多功能。MAXIIMAXII采采用用2.5v2.5v或者或者3.3v3.3v内核电压内核电压,MAXII G,MAXII G系列采用系列采用1.8v1.8v内核电压。早期内核电压。早期的的CPLDCPLD芯片主要有芯片主要有MAX3000MAX3000、MAX7000MAX7000系列。系列。MAX II MAX II 器件家族器件家族 FeatureEPM240/GEPM570/GEPM12

39、70/GEPM2210/G逻辑单元逻辑单元(LE)2405701,2702,210等效宏单等效宏单（Macrocell）1924409801,700最大用户最大用户IO80160212272内置内置Flash大小大小(bit)8K8K8K8K管脚到管脚延时管脚到管脚延时(ns)3.6-4.53.6-5.53.6-6.03.6-6.52.2.主流主流FPGAFPGA产品产品AlteraAltera的主流的主流FPGAFPGA分为两大类分为两大类,一种侧重低成本应用一种侧重低成本应用,容量中等容量中等,性性能可以满足一般的逻辑设计要求能可以满足一般的逻辑设计要求,如如Cyclone,Cyclone

40、II;Cyclone,CycloneII;还有一种还有一种侧重于高性能应用侧重于高性能应用,容量大容量大,性能能满足各类高端应用性能能满足各类高端应用,如如Startix,StratixIIStartix,StratixII等等,用户可以根据自己实际应用要求进行选择用户可以根据自己实际应用要求进行选择在性能可以满足的情况下在性能可以满足的情况下,优先选择低成本器件。优先选择低成本器件。CycloneCyclone（飓风）：（飓风）：AlteraAltera中等规模中等规模FPGA,2003FPGA,2003年推出年推出,0.13um,0.13um工工艺艺,1.5v,1.5v内核供电内核供电,与

41、与StratixStratix结构类似结构类似,是一种低成本是一种低成本FPGAFPGA系列系列,是目前主流产品是目前主流产品,其配置芯片也改用全新的产品。其配置芯片也改用全新的产品。型号型号（1.5V）逻辑单元逻辑单元锁相环锁相环M4K RAM 块块备备 注注EP1C32,910113每块每块RAM为为4Kbit,4Kbit,可可以另加以另加1 1位奇偶校验位位奇偶校验位EP1C44,000217EP1C65,980220EP1C1212,060252EP1C2020,060264CycloneIICycloneII：CycloneCyclone的下一代产品的下一代产品,2005,2005年

42、开始推出年开始推出,90nm,90nm工艺工艺,1.2v,1.2v内内核供电核供电,属于低成本属于低成本FPGA,FPGA,性能和性能和CycloneCyclone相当相当,提供了硬件乘法器单元提供了硬件乘法器单元开发板名为开发板名为DE2.DE2.Cyclone II Cyclone II 系列概览系列概览特特 性性 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70逻辑单元逻辑单元（LE）4,608 8,256 18,752 33,216 50,528 68,416 M4K RAM 块块 26 36 52 105 129 250 RAM 总量总量 119,808

43、 165,888 239,616 483,840 594,432 1,152,000 嵌入式嵌入式1818乘乘法器法器 13 18 26 35 86 150 锁相环锁相环（PLL）2 2 4 4 4 4 最大可用最大可用I/O管脚管脚 142 182 315 475 450 622 StartixStartix：alteraaltera大规模高端大规模高端FPGA,2002FPGA,2002年中期推出年中期推出,0.13um,0.13um工艺工艺,1.5v,1.5v内核供电。集成硬件乘加器内核供电。集成硬件乘加器,芯片内部结构比芯片内部结构比AlteraAltera以前的产品有很大变化。以前的

44、产品有很大变化。1.5v逻辑单元逻辑单元 LE512bit RAM块块4Kbit RAM块块512K MegaRAM块块DSP块块备注备注EP1S1010570946016每个每个DSPDSP块可实块可实 现现4 4个个9x99x9乘法乘法/累加器累加器RAMRAM块可块可以另加以另加奇偶校奇偶校验位验位EP1S201846019482210EP1S2525660224138210EP1S3032470295171412EP1S4041250384183414EP1S6057120574292618EP1S8079040767364922EP1S12011414011185201228Stra

45、tixII:StratixII:Stratix Stratix的下一代产品的下一代产品,2004,2004年中期推出年中期推出,90um,90um工艺工艺,1.2v,1.2v内核供电内核供电,大容量高性能大容量高性能FPGA FPGA Stratix II Stratix II 系列概览系列概览功能功能 EP2S15 EP2S30 EP2S60 EP2S90 EP2S130 EP2S180 自适应逻辑模块自适应逻辑模块（ALM）6,240 13,552 24,176 36,384 53,016 71,760 等效逻辑单元等效逻辑单元（LE）15,600 33,880 60,440 90,960

46、 132,540 179,400 M512 RAM 块块(512 bits)104 202 329 488 699 930 M4K RAM 块块(4 Kbits）78 144 255 408 609 768 M-RAM 块块(512 K）0 1 2 4 6 9 总共总共 RAM bits419,328 1,369,728 2,544,192 4,520,448 6,747,840 9,383,040 DSP块块（每个每个DSP包含包含4个个18x18乘法器乘法器）12 16 36 48 63 96 锁相环锁相环（PLL）6 6 12 12 12 12 最大可用最大可用I/O管脚管脚 358 5

47、42 702 886 1,110 1,158 Xilinx 主流芯片1 1.主流主流CPLDCPLD产品产品：XC9500 XC9500 FlashFlash工艺工艺PLD,PLD,常见型号有常见型号有XC9536XC9536，XC9572XC9572，XC95144XC95144等。型等。型号后号后2 23 3位表示宏单元位表示宏单元数量。数量。5v5v3.3v3.3v2.5v2.5v宏单元宏单元XC9536XC9536XLXC9536XV36XC9572XC9572XLXC9572XV72XC95108XC95108XLXC95108XV108XC95144XC95144XLXC95144

48、XV144XC95288XC95288XLXC95288XV288CoolRunner-IICoolRunner-II：1.8v1.8v低低功耗功耗PLDPLD产品，产品，简评：静态功耗很低，性简评：静态功耗很低，性能指标优于能指标优于XC9500XC9500，主要，主要用于用于电池供电系统，用于用于电池供电系统，但使用者还不是非常广泛但使用者还不是非常广泛1.8v1.8v宏单元宏单元备备 注注XC2C3232XC2C6464XC2C128128XC2C256256XC2C384384XC2C5125122.2.主流主流FPGAFPGA产品产品XilinxXilinx的主流的主流FPGAFPG

49、A分为两大类，一种侧重低成本应用，容量中等，性能可分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如以满足一般的逻辑设计要求，如SpartanSpartan系列；还有一种侧重于高性能应系列；还有一种侧重于高性能应用，容量大，性能能满足各类高端应用，如用，容量大，性能能满足各类高端应用，如VirtexVirtex系列，用户可以根据自系列，用户可以根据自己实际应用要求进行选择。己实际应用要求进行选择。在性能可以满足的情况下，优先选择低成本在性能可以满足的情况下，优先选择低成本器件。器件。Spartan-3/3L:Spartan-3/3L:新一代新一代FPGAFPGA产品，

50、结构与产品，结构与VirtexIIVirtexII类似，全球第一款类似，全球第一款90nm90nm工艺工艺FPGAFPGA，1.2v1.2v内核，于内核，于20032003年开始陆续推出。年开始陆续推出。简评：成本低廉，总体性能指标不是很优秀，适合低成本应用场合，是简评：成本低廉，总体性能指标不是很优秀，适合低成本应用场合，是XilinxXilinx未来几年在低端未来几年在低端FPGAFPGA市场上的主要产品市场上的主要产品.1.2v1.2vSlicesSlices18x1818x18乘法器乘法器RAMRAM块块备备 注注XC3S5076844每个每个RAMRAM块容块容量是量是18KbitX